[实用新型]处理系统、集成电路和微控制器

摘要

本申请涉及处理系统、集成电路和微控制器。在一个示例中，集成电路包括：寄存器接口，其包括多个寄存器；总线接口，被配置为监视发送到寄存器接口的写入请求，其中写入请求包括目标地址和待写入的数据。总线接口被配置为接收待写入多个寄存器的数据和用于选择多个寄存器中的相应寄存器的寄存器选择信号。集成电路包括监视电路，该监视电路被配置为监视总线接口和多个寄存器之间的寄存器选择信号，以便确定待写入多个寄存器的数据何时有效。本申请的各种实施例提供了用于验证/证实包括一个或多个密码密钥的安全配置的解决方案。

主权项

1.一种处理系统，其特征在于，包括：/n非易失性存储器，被配置为存储由耦合到总线系统的处理器执行的固件；/n耦合到所述总线系统的协处理器，其中所述协处理器包括：寄存器接口，所述寄存器接口包括多个寄存器；以及处理电路，所述处理电路被配置为根据存储在所述多个寄存器中的数据执行处理操作，其中所述多个寄存器包括：第一组寄存器，被配置为存储第一组配置信息；以及第二组寄存器，被配置为存储第二组配置信息，其中，所述寄存器接口包括：/n总线接口，被配置为监视经由所述总线系统发送到所述寄存器接口的写入请求，其中所述写入请求包括目标地址和待写入的数据，其中所述多个寄存器中的每个寄存器与相应的地址相关联，其中所述总线接口被配置为当写入请求的目标地址对应于与相应的寄存器相关联的地址时，为所述多个寄存器中的每个寄存器设置相应的寄存器选择信号，其中每个寄存器被配置为当相应的所述寄存器选择信号被设置时存储所述待写入的数据；/n循环冗余校验计算电路，被配置为根据待写入到所述第一组寄存器的数据来计算循环冗余校验值；以及/n掩蔽电路，被配置为：/n监视与所述第一组寄存器的寄存器相关联的所述寄存器选择信号，以便确定已存储数据的寄存器序列；/n将所述寄存器序列与参考序列进行比较；/n当所述比较表明所述寄存器序列对应于所述参考序列时，将所计算的所述循环冗余校验值提供给所述总线接口；以及/n当所述比较表明所述寄存器序列不对应于所述参考序列时，将与所计算的所述循环冗余校验值无关的值提供给所述总线接口。/n