[发明专利]集成电路系统叠加对准标记、衬底以及形成和确定其的方法有效
| 申请号: | 201911260176.X | 申请日: | 2019-12-10 |
| 公开(公告)号: | CN111341714B | 公开(公告)日: | 2023-09-05 |
| 发明(设计)人: | D·S·弗罗斯特;R·T·豪斯利;周建明 | 申请(专利权)人: | 美光科技公司 |
| 主分类号: | H01L21/68 | 分类号: | H01L21/68;H01L23/544 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王龙 |
| 地址: | 美国爱*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本申请涉及一种集成电路系统叠加对准标记、衬底以及形成和确定其的方法。一种在集成电路系统的制造中形成叠加对准标记的方法包括在衬底上形成第一系列的周期性水平间隔下部第一特征。第二系列的周期性水平间隔上部第二特征直接形成于所述第一系列的所述下部第一特征上方。所述上部第二特征中的个别者在所述衬底的第一水平区域中直接处于所述下部第一特征中的个别者的至少一部分上方并且覆盖所述至少一部分。所述上部第二特征中的个别者在所述衬底的第二水平区域中不直接处于所述个别下部第一特征的任何部分上方并且不覆盖所述任何部分,所述第二水平区域水平地邻近所述第一水平区域。公开了其它方法和独立于方法的结构。 | ||
| 搜索关键词: | 集成电路 系统 叠加 对准 标记 衬底 以及 形成 确定 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201911260176.X/,转载请声明来源钻瓜专利网。
- 上一篇:作业车辆的附接件坡度控制
- 下一篇:飞机QAR数据的快速译码方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





