[发明专利]一种DDR比特延迟对齐方法、装置及存储介质有效
| 申请号： | 201911151623.8 | 申请日： | 2019-11-21 |
| 公开（公告）号： | CN111128269B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 何凯;王旭亮;孙长江;陈岚 | 申请（专利权）人： | 深圳市国微电子有限公司 |
| 主分类号： | G11C11/409 | 分类号： | G11C11/409;G11C11/408 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人： | 江婷;李发兵 |
| 地址： | 518057 广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供DDR比特延迟对齐方法，通过可靠的读写操作后根据获得的数据调整DQS延迟找到DQ比特延迟边界，并重新读取写入的数据，再根据DQ比特的错误情况，调整正确DQ比特的延迟，逐步缩减正确DQ比特和错误DQ比特的延迟差异，达到各个DQ数据比特对齐的目的，具有操作简单，且能最大限度的达到DQ数据各比特延迟对齐的效果，执行本方案延迟校准后，不考虑亚稳态的情况下DQ数据各比特的延迟差异不会超过最小的延迟单元，实际调整受亚稳态影响延迟差异也是接近最小的延迟单元。该方案调整方向明确不反复，避免了数据采样因亚稳态而来回调整无法收敛的情况，有效减小了校准时间，达到对齐DQ比特的目的。 | ||
| 搜索关键词： | 一种 ddr 比特 延迟 对齐 方法 装置 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市国微电子有限公司，未经深圳市国微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911151623.8/，转载请声明来源钻瓜专利网。
