[发明专利]移位寄存器单元电路及驱动方法、栅极驱动器和显示装置

摘要

本公开涉及一种移位寄存器单元电路，其包括第一子单元电路、第二子单元电路、第三子单元电路和第四子单元电路。通过提供相应的输入脉冲和时钟信号，该移位寄存器单元电路可输出第一、第二、第三和第四输出信号。该移位寄存器单元电路配置成：至少在所述复位脉冲有效期间，所述第五节点与所述第二节点导通。此外，本公开还涉及驱动该移位寄存器单元电路的方法，以及还提供了包括该移位寄存器单元电路的栅极驱动器和包括该栅极驱动器的显示装置。

主权项

1.一种移位寄存器单元电路，包括：/n第一输入端，其配置成接收第一输入脉冲；/n第二输入端，其配置成接收第二输入脉冲；/n复位端，其配置成接收复位脉冲；/n第一时钟端，其配置成接收第一时钟信号；/n第二时钟端，其配置成接收第二时钟信号；/n第三时钟端，其配置成接收第三时钟信号；/n第四时钟端，其配置成接收第四时钟信号；/n第一输出端，其配置成输出第一输出信号；/n第二输出端，其配置成输出第二输出信号；/n第三输出端，其配置成输出第三输出信号；/n第四输出端，其配置成输出第四输出信号；/n第一电压端，其配置成被施加第一电压信号；/n第一子单元电路，包括：/n第一子单元输入电路，其配置成：响应于所述第一输入脉冲有效，使所述第一输入端与第一节点和第二节点导通，以及响应于所述第一输入脉冲无效，断开所述第一输入端与所述第一节点和所述第二节点之间的导通；/n第一子单元输出电路，其配置成：响应于所述第一节点处于有效电位，使所述第一时钟端与所述第一输出端导通，以及响应于所述第一节点处于无效电位，断开所述第一时钟端与所述第一输出端之间的导通；/n第一子单元复位电路，其配置成：响应于所述复位脉冲有效，使所述第一节点和所述第二节点与所述第一电压端导通，以及响应于所述复位脉冲无效，断开所述第一节点和所述第二节点与所述第一电压端之间的导通；/n第二子单元电路，包括：/n第二子单元输入电路，其配置成：响应于所述第一输入脉冲有效，使所述第二节点与第三节点导通，以及响应于所述第一输入脉冲无效，断开所述第二节点与所述第三节点之间的导通；/n第二子单元输出电路，其配置成：响应于所述第三节点处于有效电位，使所述第二时钟端与所述第二输出端导通，以及响应于所述第三节点处于无效电位，断开所述第二时钟端与所述第二输出端之间的导通；/n第二子单元复位电路，其配置成：响应于所述复位脉冲有效，使所述第三节点与所述第二节点导通，以及响应于所述复位脉冲无效，断开所述第三节点与所述第二节点之间的导通；/n第三子单元电路，包括：/n第三子单元输入电路，其配置成：响应于所述第二输入脉冲有效，使所述第二输入端与第四节点和第五节点导通，以及响应于所述第二输入脉冲无效，断开所述第二输入端与所述第四节点和所述第五节点之间的导通；/n第三子单元输出电路，其配置成：响应于所述第四节点处于有效电位，使所述第三时钟端与所述第三输出端导通，以及响应于所述第四节点处于无效电位，断开所述第三时钟端与所述第三输出端之间的导通；/n第三子单元复位电路，其配置成：响应于所述复位脉冲有效，使所述第四节点与所述第五节点导通，以及响应于所述复位脉冲无效，断开所述第四节点与所述第五节点之间的导通；/n第四子单元电路，包括：/n第四子单元输入电路，其配置成：响应于所述第二输入脉冲有效，使所述第五节点与第六节点导通，以及响应于所述第二输入脉冲无效，断开所述第五节点与所述第六节点之间的导通；/n第四子单元输出电路，其配置成：响应于所述第六节点处于有效电位，使所述第四时钟端与所述第四输出端导通，以及响应于所述第六节点处于无效电位，断开所述第四时钟端与所述第四输出端之间的导通；/n第四子单元复位电路，其配置成：响应于所述复位脉冲有效，使所述第六节点与所述第五节点导通，以及响应于所述复位脉冲无效，断开所述第六节点与所述第五节点之间的导通；/n其中，至少在所述复位脉冲有效期间，所述第五节点与所述第二节点导通。/n