[发明专利]集成芯片及其形成方法、以及用于读取存取器阵列的方法

摘要

本申请的各个实施例涉及使用磁性结的一次可编程(OTP)实施。在一些实施例中，阵列包括多列和多行的多个磁性结，磁性结包括第一磁性结和第二磁性结。第一和第二磁性结包括单独的顶部铁磁元件和单独的底部铁磁元件，还包括位于顶部铁磁元件和底部铁磁元件之间的单独的阻挡元件。第一磁性结的第一阻挡元件电分离第一磁性结的第一顶部铁磁元件和第一底部铁磁元件。第二磁性结的第二阻挡元件已经受击穿，使得该第二阻挡元件具有限定第二磁性结的第二顶部铁磁元件和第二底部铁磁元件之间的泄漏路径的缺陷。击穿状态对应于一次可编程状态，甚至在较小尺寸下也不易受高温变化的影响。本申请还涉及集成芯片及其形成方法以及用于读取存储器阵列的方法。