[发明专利]一种以太网中具有实时传输功能的上位机及以太网系统

摘要

本说明书公开一种以太网中具有实时传输功能的上位机及以太网系统，该上位机包括：全局时统模块确定全局设备的主时钟，基于时钟同步机制实现时钟同步；应用层模块生成调度表并解析调度表，在应用层模块下行时间触发报文的时刻将该报文下行至内核驱动模块，接收来自内核驱动模块的时间触发报文；内核驱动模块接收来自应用层模块的时间触发报文并将该报文下行至第一硬件FPGA模块，接收来自第一硬件FPGA模块的时间触发报文并将该报文上行至应用层模块；第一硬件FPGA模块下载调度表，按照调度表接收来自内核驱动模块的时间触发报文，在发送时刻将该报文发送给目标交换机，按照调度表接收来自交换机的时间触发报文，在上行时刻将该报文上行至内核驱动模块。

主权项

1.一种以太网中具有实时传输功能的上位机，其特征在于，包括：/n全局时统模块，被配置为根据预先设定的时钟优先级确定全局网络设备的主时钟，再基于时钟同步机制使得全局网络设备按照所述主时钟实现时钟同步；/n应用层模块，被配置为获取全局网络拓扑图，根据所述全局网络拓扑图以及所要处理的时间触发报文的信息，通过调度算法对时间触发报文进行统一调度，生成发送调度表和接收调度表，解析发送调度表得到每条待发送时间触发报文对应的发送时间，根据每条待发送时间触发报文的发送时间和由所述应用层模块到第一硬件FPGA模块的传送时间，得到应用层模块下行待发送时间触发报文的下行时刻，以使得在所述下行时刻，将该条报文通过内核协议栈下行至内核驱动模块，以及接收内核协议栈中的来自内核驱动模块的待接收时间触发报文；/n内核驱动模块，被配置为将通过内核协议栈从应用层模块接收下行的待发送时间触发报文通过DMA下行至所述第一硬件FPGA模块，以及将通过DMA接收的第一硬件FPGA模块上行的待接收时间触发报文并将该时间触发报文通过内核协议栈上行至应用层模块；/n第一硬件FPGA模块，被配置为下载预先配置好的发送调度表和接收调度表，按照接收调度表中第一硬件FPGA模块接收每条待发送时间触发报文对应的接收时间，从DMA接收来自内核驱动模块的待发送时间触发报文，并对该报文进行校验，校验合格则将该报文进行缓冲，在该报文的发送时刻将该条报文从缓冲区中取出，并对取出的报文进行校验，校验合格则将该条报文发送给目标交换机的第二硬件FPGA模块；按照接收调度表中第一硬件FPGA模块接收每条待接收时间触发报文对应的接收时间，接收来自交换机的第二硬件FPGA模块的待接收时间触发报文，并对该报文进行校验，校验合格则将该报文进行缓冲，在该报文的上行时刻将该条报文从缓冲区中取出，并对取出的报文进行校验，校验合格则将该条报文通过DMA上行至内核驱动模块。/n