[发明专利]时间数字转换器电路、装置、设备及装置的控制方法有效
| 申请号： | 201910825611.2 | 申请日： | 2019-08-30 |
| 公开（公告）号： | CN110568749B | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 孙向明;高超嵩;郭迪;许怒;黄芳芳 | 申请（专利权）人： | 华中师范大学 |
| 主分类号： | G04F10/00 | 分类号： | G04F10/00 |
| 代理公司： | 深圳市恒程创新知识产权代理有限公司 44542 | 代理人： | 赵爱蓉 |
| 地址： | 430000 *** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种时间数字转换器电路、装置、设备及装置的控制方法，其中该时间数字转换器电路包括逻辑同步电路、时间数字转换器及时间振幅转换器模块；逻辑同步电路对开始信号和终止信号进行分离，输出计数时钟信号、时间振幅转换开始信号和时间振幅转换终止信号；时间数字转换器根据计数时钟信号进行计数；时间振幅转换器模块，用于接收基准电流、时间振幅转换开始信号和时间振幅转换终止信号，根据基准电流、时间振幅转换开始信号和时间振幅转换终止信号进行计时。采用时间振幅转换器模块和逻辑同步电路来共同通提高时间数字转换器的时间分辨，所含数字电路很少，节省了面积，又提高了时间数字转换器的时间分辨。 | ||
| 搜索关键词： | 时间 数字 转换器 电路 装置 设备 控制 方法 | ||
【主权项】：
1.一种时间数字转换器电路，其特征在于，所述时间数字转换器电路包括逻辑同步电路、时间数字转换器及时间振幅转换器模块，所述逻辑同步电路的第一输出端与所述时间数字转换器连接，所述逻辑同步电路的第二输出端与所述时间振幅转换器模块的输入端连接；/n所述逻辑同步电路，用于接收时钟信号、开始信号和终止信号，对所述开始信号和所述终止信号进行分离，输出计数时钟信号、时间振幅转换开始信号和时间振幅转换终止信号；/n所述时间数字转换器，用于接收所述计数时钟信号，根据所述计数时钟信号进行计数；/n所述时间振幅转换器模块，用于接收基准电流、所述时间振幅转换开始信号和所述时间振幅转换终止信号，根据所述基准电流、所述时间振幅转换开始信号和所述时间振幅转换终止信号进行计时。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中师范大学，未经华中师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910825611.2/，转载请声明来源钻瓜专利网。
