[发明专利]SPAD探测器阵列的异步读出电路及其异步读出方法

摘要

本发明公开了SPAD探测器阵列的异步读出电路及其异步读出方法。现有的异步方式优先机制不够完善，无法缓解到达时间相近的光子的读出冲突，因此会造成部分有效光子的遗漏。本发明SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器、外部比较模块、控制器和m个像素内部模块。像素内部模块包括TDC电路、淬灭电路、stay触发器和比较计数器。比较计数器包括第1反馈电路、第2反馈电路、……、第n‑1反馈电路、一个前置电路和n个计数单元。本发明根据阵列的输出顺序匹配相应的地址值，减少了冗余信息的输出，从而提高输出效率，同时解决了像素的输出冲突问题，避免了有效像素信息的遗漏。

主权项

1.SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器、控制器和m个像素内部模块，m为SPAD探测器阵列的像素个数；其特征在于：还包括外部比较模块；所述的SPAD探测器阵列的m个像素呈a行b列排布；外部比较模块为m个像素内部模块分别提供输出使能信号EN；所述的像素内部模块包括TDC电路、淬灭电路、stay触发器和比较计数器；淬灭电路的输入引脚与对应像素内单光子雪崩二极管的输出引脚连接；TDC电路的输入引脚与淬灭电路的输出引脚连接；TDC电路的输出使能引脚与该像素内部模块对应的输出使能信号EN连接；所述计数触发或门的m个输入端与m个像素内部模块中淬灭电路的输出引脚分别连接；外部计数器的计数使能端与计数触发或门的输出端连接；外部计数器具有n位输出；所述的控制器具有c个行信号输入接口和d个列信号输入接口，2^c≥a+1，2^d≥b+1；SPAD探测器阵列的第p行像素内d个TDC电路输出端均与第p个行信号接法组合内的各行信号输入接口连接；第p个行信号接法组合中包括1或2或……或c个行信号输入接口；与a行像素连接的a个行信号接法组合互不完全相同；p＝1,2,……,a；所述SPAD探测器阵列的第q列像素内c个TDC电路输出端均与第q个列信号接法组合内的各列信号输入接口连接；第q个列信号接法组合中包括1或2或……或d个列信号输入接口；与b列像素连接的b个行信号接法组合互不完全相同，q＝1,2,……,b；所述的stay触发器包括置位D触发器和置位与门；置位与门的第一个输入端接该像素内部模块对应的输出使能信号EN的逆信号，第二个输入端接对应淬灭电路的输出引脚；置位与门的输出端接置位D触发器的SET引脚；置位D触发器的CE、D引脚均接地，RST引脚接对应像素点的输出使能信号EN，CP引脚接时钟信号CLK；置位D触发器的Q输出端为stay触发器的输出端；所述的比较计数器包括第1反馈电路、第2反馈电路、……、第n‑1反馈电路、一个前置电路和n个计数单元；所述的前置电路包括C_T信号D触发器、一个前置与门、一个前置或门、第一数据选择器和第二数据选择器；前置或门的第一输入端与计数触发或门的输出端通过反相器连接，第二输入端与对应stay触发器的输出端连接；前置与门的第一输入端与计数触发或门的输出端连接，第二输入端与对应的stay触发器的输出端通过反相器连接；前置或门、前置与门的输出端与第一数据选择器、第二数据选择器的第一个数据输入端分别连接；第一数据选择器、第二数据选择器的第二个数据输入端与高电平、地线分别连接，控制端均与对应像素点的输出使能信号EN连接，输出端与C_T信号D触发器的RST引脚、SET引脚分别连接；D触发器的CP引脚接时钟信号CLK，CE、D引脚均接地；D触发器的Q输出端作为该前置电路的输出端，即比较计数器的控制信号C_T；所述的计数单元包括第一输入与门、第二输入与门、第三输入与门、输入或门和比较D触发器；第一输入与门、第二输入与门、第三输入与门的输出端与输入或门的三个输入端分别连接；输入或门的输出端与比较D触发器的D引脚连接；第1个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第1个计数单元的比较D触发器的Q输出端分别连接；第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d₀输出端分别连接；第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第1个计数单元的比较D触发器的Q'输出端分别连接；第i个计数单元中第一输入与门、第二输入与门、第三输入与门的输入端连接方式如下，i＝2,3,…,n；第i个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第n‑1反馈电路的输出端分别连接；第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d_i‑1输出端分别连接；第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第i个计数单元的比较D触发器的Q输出端分别连接；第j反馈电路包括j+1个反馈与门和一个反馈或门，j＝1,2,…,n‑1；其中，第一个反馈与门具有j+1个输入端，与第1个计数单元至第j个计数单元中比较D触发器的Q输出端、第j+1个计数单元的比较D触发器的Q'输出端Q_j′分别连接；第二个反馈与门至第j+1个反馈与门均具有两个输入端；第二个反馈与门至第j+1个反馈与门的第一个输入端均与第j+1个计数单元的比较D触发器的Q输出端Q_j连接，第二输入端与第1个计数单元至第j个计数单元中比较D触发器的Q'输出端分别连接；j+1个反馈与门的输出端与反馈或门j+1个输入端分别连接；反馈或门的输出端即为第j反馈电路的输出端；一个比较计数器中n个比较计数单元内比较D触发器的Q输出端组合形成该比较计数器的数字信号输出接口；所述的外部比较模块包括最小值比较器和m个比较与门；最小值比较器上设有m个数字信号输入接口和m个最小信号输出引脚；m个数字信号输入接口、m个最小信号输出引脚、m个比较与门、m个像素内部模块一一对应；最小值比较器上的每个数字信号输入接口均由n个信号输入引脚组成；最小值比较器上的m个数字信号输入接口与m个像素内部模块内比较计数器的数字信号输出接口分别连接；m个比较与门的第一个输入端与最小值比较器的m个最小信号输出引脚分别连接，第二个输入端与对应的像素内部模块内stay触发器的输出端分别连接；m个比较与门的输出端输出的信号即为m个像素的输出使能信号EN。