[发明专利]芯片封装方法及封装结构在审
| 申请号： | 201910657495.8 | 申请日： | 2019-07-19 |
| 公开（公告）号： | CN110729272A | 公开（公告）日： | 2020-01-24 |
| 发明（设计）人： | 周辉星 | 申请（专利权）人： | PEP创新私人有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/31;H01L21/48;H01L21/56 |
| 代理公司： | 11612 北京金咨知识产权代理有限公司 | 代理人： | 宋教花 |
| 地址： | 新加坡海军*** | 国省代码： | 新加坡;SG |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种芯片封装方法和封装结构，一种芯片封装方法，包括：在晶片的晶片活性面上形成晶片导电层；在晶片导电层上形成具有材料特性的保护层，所述保护层将晶片导电层包覆，并将所述晶片导电层的表面露出；将形成有晶片导电层和保护层的晶片切割形成裸片；将所述裸片贴装于载板上；在所述载板上的所述裸片背面形成具有材料特性的塑封层；剥离所述载板；形成和所述晶片导电层电连接的面板级导电层；形成介电层。所述封装结构具有一系列的结构和材料特性，从而减小封装过程中的翘曲，降低裸片对位精确度需求，减小封装工艺的难度，并且使封装后的芯片具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。 | ||
| 搜索关键词： | 晶片 导电层 材料特性 保护层 裸片 封装 封装结构 芯片封装 减小 薄型芯片 大型面板 导电层电 封装工艺 封装过程 晶片切割 裸片背面 使用周期 电通量 介电层 塑封层 包覆 对位 翘曲 贴装 载板 剥离 芯片 | ||
【主权项】：
1.一种芯片封装结构，其特征在于，包括：/n至少一个裸片，所述裸片包括裸片活性面和裸片背面；/n导电结构，包括晶片导电层和面板级导电层；/n保护层；/n塑封层，所述塑封层用于包封所述裸片；/n介电层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于PEP创新私人有限公司，未经PEP创新私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910657495.8/，转载请声明来源钻瓜专利网。
- 上一篇：芯片封装方法及封装结构
- 下一篇：一种芯片嵌入式三维异构互联结构及其制作方法
