[发明专利]半导体装置和制造该半导体装置的方法在审
| 申请号： | 201910595338.9 | 申请日： | 2019-07-03 |
| 公开（公告）号： | CN110707039A | 公开（公告）日： | 2020-01-17 |
| 发明（设计）人： | 沈善一 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538;H01L27/11556;H01L27/11582 |
| 代理公司： | 11286 北京铭硕知识产权代理有限公司 | 代理人： | 刘灿强;薛义丹 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了半导体装置和制造所述半导体装置的方法。所述方法包括以下步骤：在基底上形成包括交替地堆叠的多个牺牲图案和多个介电图案的成型结构；对成型结构进行图案化以形成在第一方向上延伸的多个初始堆叠结构；在初始堆叠结构上形成在与第一方向相交的方向上延伸并跨过初始堆叠结构延伸的支撑图案；以及用导电图案代替牺牲图案，以从初始堆叠结构形成多个堆叠结构。支撑图案保留在堆叠结构上。 | ||
| 搜索关键词： | 堆叠结构 半导体装置 成型结构 牺牲图案 延伸 图案 导电图案 介电图案 图案化 堆叠 基底 支撑 跨过 相交 保留 制造 | ||
【主权项】：
1.一种制造半导体装置的方法，所述方法包括：/n在基底上形成成型结构，所述成型结构包括交替地堆叠的多个牺牲图案和多个介电图案；/n对所述成型结构进行图案化，以形成在第一方向上延伸的多个初始堆叠结构；/n在所述多个初始堆叠结构上形成支撑图案，所述支撑图案在与所述第一方向相交的方向上延伸并且跨过所述多个初始堆叠结构延伸；以及/n用多个导电图案代替所述多个牺牲图案，以从所述多个初始堆叠结构形成多个堆叠结构，/n其中，所述支撑图案保留在所述多个堆叠结构上。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910595338.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其形成方法
- 下一篇：半导体器件及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
