[发明专利]双通道二极管串在审
| 申请号： | 201910530007.7 | 申请日： | 2019-06-19 |
| 公开（公告）号： | CN110265382A | 公开（公告）日： | 2019-09-20 |
| 发明（设计）人： | 浦珺慧 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L27/02;H01L27/08 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种双通道二极管串，包括：由底部半导体衬底、绝缘介质埋层和顶部半导体层叠加而成的SOI衬底；第一二极管串形成在顶部半导体层中；第二二极管串形成在底部半导体衬底中；第一二极管串具有第一电极和第二电极；第二二极管串具有第三电极和第四电极；第一电极和第三电极短接；第二电极和第四电极短接；第一二极管串的导通路径和第二二极管串的导通路径上下重叠且通过绝缘介质埋层隔离以节约版图面积。本发明能减少器件的面积，提高芯片的面积利用率。 | ||
| 搜索关键词： | 二极管串 衬底 半导体 导通路径 第二电极 第三电极 第一电极 绝缘介质 双通道 电极 短接 埋层 顶部半导体层 面积利用率 上下重叠 隔离 芯片 节约 | ||
【主权项】：
1.一种双通道二极管串，其特征在于，包括：由底部半导体衬底、绝缘介质埋层和顶部半导体层叠加而成的SOI衬底；第一二极管串形成在所述顶部半导体层中；第二二极管串形成在所述底部半导体衬底中；所述第一二极管串具有第一电极和第二电极；所述第二二极管串具有第三电极和第四电极；所述第一电极和所述第三电极短接；所述第二电极和所述第四电极短接；所述第一二极管串的导通路径和所述第二二极管串的导通路径上下重叠且通过所述绝缘介质埋层隔离以节约版图面积。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910530007.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装结构及其线路基板
- 下一篇：半导体管芯和包括其的半导体器件
