[发明专利]改善背照式全局快门效率的像素单元有效
| 申请号： | 201910419018.8 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN110536080B | 公开（公告）日： | 2022-05-03 |
| 发明（设计）人： | 庄凯杰;李永忠;张彦闵 | 申请（专利权）人： | 原相科技股份有限公司 |
| 主分类号： | H04N5/355 | 分类号： | H04N5/355;H04N5/359;H04N5/369;H04N5/374 |
| 代理公司： | 北京润平知识产权代理有限公司 11283 | 代理人： | 肖冰滨;王晓晓 |
| 地址： | 中国台湾新竹科学*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种改善背照式全局快门效率的结构，藉由将感光像素电路中，在浮动扩散节点区域的位置，形成至少一个强电场，藉此产生屏蔽浮动扩散节点区域的效应，或者通过制程，将浮动扩散节点面向照光方向的半导体材料挖空，让此方向上无法形成空乏区，或者在照光方向形成阻挡光线的反射层或光阻层，减少非预期的感光噪声所产生的电荷，并使已经受到感光噪声影响而产生的电荷难以到达浮动扩散节点区域，藉此改善快门效率。 | ||
| 搜索关键词： | 改善 背照式 全局 快门 效率 像素 单元 | ||
【主权项】：
1.一种像素结构，该像素结构包含：/n基底层；/n浮动扩散节点，该浮动扩散节点配置于所述基底层内；以及/n两个源极随耦元件，该两个源极随耦元件配置于所述浮动扩散节点的两相对侧，每一个源极随耦元件具有n+参杂区位于所述基底层内，所述n+参杂区用于在所述基底层中所述浮动扩散节点周围形成电场以屏蔽所述浮动扩散节点。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于原相科技股份有限公司，未经原相科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910419018.8/，转载请声明来源钻瓜专利网。
- 上一篇：改善像素感测效率的电路
- 下一篇：摄像装置
