[发明专利]一种基于CPU+CPLD实现FPGA程序远程升级加载的方法

摘要

一种基于CPU+CPLD实现FPGA程序远程升级加载的方法，通过CPU控制代码更新，当FPGA加载失败后，CPU还能重新启动代码更新流程，实现第2次重复加载操作，电路简单，可靠，不升级时上电加载速度快,且不占用CPU资源。该方法解决了一般FPGA的在线升级加载方式使用PS模式或者GPIO模拟JTAG模式，需要占用CPU的资源，且加载速度慢，导致很多设备开机耗时久等缺点。

主权项

1.一种基于CPU+CPLD实现FPGA程序远程升级加载的方法，其特征在于，该方法包括以下步骤：步骤1、设备的FPGA不需要升级代码，只需在设备上电时完成FPGA的程序加载，CPLD内的逻辑电路默认连通Flash2与FPGA的SPI专用加载通道，实现AS模式下的x1或者x4方式自动快速加载FPGA，此默认模式下，以Alter的FPGA为例，也可以通过FPGA的JTAG口编程器将JIC文件直接烧录到CPLD连接的Flash2中，实现JTAG方式加载；步骤2、设备的FPGA需要升级代码，可以通过远程网口将FPGA的升级文件FpgaUpdata.bin下载到CPU外挂的CPU_Flash1储存，然后CPU通过SPI接口将指令写入到CPLD启用升级模式，CPLD内部逻辑电路将CPU的SPI接口与Flash2连通，Flash2与FPGA侧的AS_SPI总线断开，CPU直接通过cpuSPI接口将FpgaUpdata.bin解析转换下载到Flash2中存储，校验无误后，再配置CPLD寄存器通知完成了Flash2的升级，然后继续配置CPLD触发AS主动加载，加载方式重复步骤1，完成FPGA远程在线升级加载的功能。