[发明专利]一种基于人工智能CPU数据处理系统及方法在审
| 申请号： | 201910396289.6 | 申请日： | 2019-05-14 |
| 公开（公告）号： | CN110333946A | 公开（公告）日： | 2019-10-15 |
| 发明（设计）人： | 王娅雯 | 申请（专利权）人： | 王娅雯 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50;G06F15/17 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 200000 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于人工智能CPU数据处理系统及方法，包括CPU模块、GPU模块、FPGA模块、高速串行总线，首先，将数据初始化任务交给主控节点的CPU模块使用OpenMP并行处理，生成多个子任务列表；然后将CPU模块计算的子任务留下处理，使用MPI将适合GPU模块计算的子任务分发给计算节点，通过调用OpenCLICDLoader来获取适合FPGA模块的子任务；计算结束后,将GPU模块与FPGA模块的执行结果通过高速串行总线传回CPU模块生成结果文件，通过CPU管理串行的任务，GPU就是处理并行运算的设计，提升数据计算速度和数据处理能力。 | ||
| 搜索关键词： | 高速串行总线 数据处理系统 人工智能 数据处理能力 数据初始化 并行处理 并行运算 计算节点 结果文件 任务分发 数据计算 主控节点 调用 管理 | ||
【主权项】：
1.一种基于人工智能CPU数据处理系统，其特征在于，包括：CPU模块，其具有多个内核；GPU模块，其具有多个计算单元；所述计算单元包括矩阵相乘单元以及转积运算单元；FPGA模块，所述FPGA模块对来自所述CPU模块的任务进行串行或并行处理；高速串行总线，所述高速串行总线用于FPGA模块、GPU模块与CPU模块之间的通信连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于王娅雯，未经王娅雯许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910396289.6/，转载请声明来源钻瓜专利网。
