[发明专利]一种基于FPGA的卷积神经网络IP核设计在审
| 申请号： | 201910391959.5 | 申请日： | 2019-05-08 |
| 公开（公告）号： | CN111914867A | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | 卿粼波;俞辰;滕奇志;何小海;廖海鹏;王正勇 | 申请（专利权）人： | 四川大学 |
| 主分类号： | G06K9/62 | 分类号： | G06K9/62;G06N3/063;G06N3/04;G06N3/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610065 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的卷积神经网络IP核设计，基于HLS开发工具对卷积神经网络进行IP核封装，该卷积神经网络IP核包括数据输入，IP核卷积神经网络计算，分类数据输出。本发明提供的IP核从CNN的计算过程以及FPGA的硬件结构出发，采用HLS开发工具在HLS上对卷积神经网络进行IP核编写以及优化，在Vivado上将IP核进行硬件整合与实现。实验结果表明，本发明能在FPGA上实现卷积神经网络的计算，并且运算时间为30.065ms。 | ||
| 搜索关键词： | 一种 基于 fpga 卷积 神经网络 ip 设计 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川大学，未经四川大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910391959.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种调制格式转换装置和方法
- 下一篇：半导体形成方法及其结构
