[发明专利]一种电路关键寄存器三模冗余加固方法及装置有效
| 申请号： | 201910351235.8 | 申请日： | 2019-04-28 |
| 公开（公告）号： | CN110083492B | 公开（公告）日： | 2023-03-07 |
| 发明（设计）人： | 高瑛珂;周丽艳;孙川川;曹海宁;赵云富;李圣龙;梁贤赓 | 申请（专利权）人： | 北京控制工程研究所 |
| 主分类号： | G06F11/18 | 分类号： | G06F11/18 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 刘洁 |
| 地址： | 100080 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种电路关键寄存器三模冗余加固方法及装置，属于寄存器技术领域。所述方法包括：确定电路中各时序路径对应的第一时延，并将各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各个非关键路径的第二时延分别与关键路径对应的第一时延进行比较，将第二时延不大于关键路径对应的第一时延的非关键路径确定为待加固路径；对待加固路径上的寄存器进行三模冗余加固。该方法实现简单有效，消除了传统三模冗余加固方法对系统性能造成的不利影响，提升了电路可靠性，并且将因加固产生的额外开销控制在不影响系统性能的合理范围内，具有很高的实际应用价值。 | ||
| 搜索关键词： | 一种 电路 关键 寄存器 冗余 加固 方法 装置 | ||
【主权项】：
1.一种电路关键寄存器三模冗余加固方法，其特征在于，包括：确定电路中各时序路径对应的第一时延，并将所述各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各所述各非关键路径的第二时延分别与所述关键路径对应的第一时延进行比较，将所述第二时延不大于所述关键路径对应的第一时延的非关键路径确定为待加固路径；对所述待加固路径上的寄存器进行三模冗余加固。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京控制工程研究所，未经北京控制工程研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910351235.8/，转载请声明来源钻瓜专利网。
