[发明专利]制造半导体器件的方法有效
| 申请号： | 201910210667.7 | 申请日： | 2019-03-19 |
| 公开（公告）号： | CN110783181B | 公开（公告）日： | 2023-07-07 |
| 发明（设计）人： | 朴成珉;张世明;金奉秀;朴济民 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/308 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 潘军 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及制造半导体器件的方法。一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚。 | ||
| 搜索关键词： | 制造 半导体器件 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：/n通过在衬底上依次沉积支撑掩模层、多晶硅层和硬掩模层，并蚀刻所述硬掩模层，来形成硬掩模图案；/n通过使用所述硬掩模图案作为蚀刻掩模蚀刻所述多晶硅层来形成多晶硅图案，并通过蚀刻所述支撑掩模层来形成预支撑掩模图案；/n通过蚀刻所述预支撑掩模图案来形成支撑掩模图案；/n在所述衬底的顶表面上形成中间掩模层，以覆盖所述支撑掩模图案的侧表面和所述多晶硅图案的侧表面；/n通过使用所述多晶硅图案作为蚀刻掩模各向异性地蚀刻所述中间掩模层来形成中间掩模图案；/n形成覆盖所述中间掩模图案的侧表面的隔墙图案；/n形成覆盖所述隔墙图案和所述多晶硅图案的牺牲层；/n通过蚀刻所述牺牲层来形成牺牲图案并暴露所述多晶硅图案，并将所述牺牲图案和所述多晶硅图案一起蚀刻；/n通过蚀刻去除所述中间掩模图案和所述牺牲图案；以及/n通过使用所述支撑掩模图案和所述隔墙图案作为蚀刻掩模蚀刻所述衬底来形成触发引脚。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910210667.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于形成光掩模的方法及半导体制造方法
- 下一篇：半导体装置的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
