[发明专利]一种汽车雷达测速装置

摘要

本发明公开了一种汽车雷达测速装置及人工神经网络字符识别算法，包括电源控制端、超速监控模块、牌照拍摄模块、字符识别模块、基础角度测试模块和邻近探测共享数据模块；所述超速监控模块通过采用宽波段的雷达测速，增大了测速波束的角锥面和扫描监控区域；任意三个邻近雷达测速装置构建一个数据共享平台，在所述邻近探测共享数据模块的支持下，完成超速车辆的准确跟踪和定位；所述字符识别模块在接收到所述牌照拍摄模块传递的图像信息数据后，进行字符识别，针对不可直接识别的字符采用自定义人工神经网络搜索匹配和滤波处理，完成最终的字符确认工作；所述基础角度测试模块调节测速参照标准。本发明实现了超速车辆的准确跟踪和车牌的精准识别。

主权项

1.一种汽车雷达测速装置，包括电源控制端、超速监控模块、牌照拍摄模块、字符识别模块、基础角度测试模块和邻近探测共享数据模块；电源控制端，对任意邻近的三个雷达测速装置提供电源供应，保证邻近三个装置维持类平台之间的沟通，维持装置工作的稳定性；超速监控模块，其特征在于，包括一种雷达传感车速测量电路，对监控路段的车辆进行速度监控，当被检查车辆的速度超过设定值时，控制电路完成跟踪车辆并识别车牌的功能；牌照拍摄模块，对锁定的车辆进行车牌拍照；字符识别模块，将拍摄所得的车牌进行字符识别，确认牌照号码并完成进一步的号码传送；基础角度测量模块，雷达测速装置的安装位置进行校正，保证基础数据的正确性，从而增强测速的准确性；邻近探测共享数据模块，针对任意邻近的三个雷达测速装置进行数据传递，保证在宽波带的雷达测速的情况下，保证因为相邻车道上的车辆并行引起的车位锁定干扰现象，增强车辆锁定的准确性；所述雷达传感车速测量电路，集成芯片U1、运算放大器U2、运算放大器U3、 运算放大器U4、整流器U5、集成芯片U6、或非门U7、时钟CL1、延时开关RL1、可调电阻VR1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电感L1、电感L2、二极管D1、二极管D2、二极管D3、三极管Q1、三极管Q2、三极管Q3、三极管Q4和三极管Q5，所述延时开关RL1的第一引脚与电压信号VDD连接，所述延时开关RL1的第二引脚分别与电压信号VCC、所述电容C1的一端、所述电容C2的一端、所述整流器U5的第一引脚连接，所述延时开关RL1的第三引脚分别与所述电阻R17的一端、所述电阻R18的一端、所述或非门U7的第二引脚连接，所述延时开关RL1的第四引脚分别与所述电阻R17的另一端、所述可调电阻VR1的一端连接，所述可调电阻VR1的另一端与所述三极管Q6的基极连接，所述三极管Q6的集电极与所述电阻R18的另一端连接，所述三极管Q6的发射极与所述电容C5的一端连接，所述电容C5的另一端与所述集成芯片U6的第七引脚连接，所述电容C6的一端与所述集成芯片U6的第五引脚连接，所述电容C6的另一端与所述或非门U7的第三引脚连接，所述或非门U7的第一引脚与所述集成芯片U6的第十引脚连接，所述电感L1的一端与所述集成芯片U6的第一引脚连接，所述电感L1的另一端与所述集成芯片U6的第十二引脚连接，所述整流器U5的第三引脚接地，所述整流器U5的第二引脚与所述二极管D2的正极连接，所述二极管D2的负极与所述电阻R13的一端连接，所述电阻R13的另一端与所述集成芯片U6的第三引脚连接，所述时钟CL1的输出端与所述集成芯片U6的第六引脚连接，所述集成芯片U6的第二引脚与所述集成芯片U6的第四引脚均为断路，所述集成芯片U6的第十三引脚与所述集成芯片U6的第十五引脚均与电压信号VDD连接，所述集成芯片U6的第九引脚与所述运算放大器U4的第三引脚连接，所述集成芯片U6的第十一引脚分别与所述电感L2的一端、所述电容C7的一端连接，所述电感L2的另一端与所述电容C7的另一端均接地，所述集成芯片U6的第十四引脚分别与所述电容C3的一端、所述电阻R12的一端、所述三极管Q5的集电极连接，所述电容C3的另一端分别与所述电阻R11的一端、所述三极管Q2的集电极连接，所述电阻R11的另一端与所述运算放大器U2的第三引脚连接，所述运算放大器U2的第六引脚与所述电阻R12的另一端连接，所述运算放大器U2的第二引脚与所述电阻R10的一端连接，所述电阻R10的另一端分别与所述电容C4的一端、所述电阻R14的一端连接，所述电容C4的另一端与所述三极管Q5的基极连接，所述三极管Q5的发射极接地，所述运算放大器U2的第四引脚与运算放大器U2的第七引脚均为断路，所述电阻R14的另一端与所述运算放大器U3的第三引脚连接，所述运算放大器U3的第二引脚与所述电阻R16的一端连接，所述电阻R16的另一端接地，所述运算放大器U3的第四引脚与所述运算放大器U3的第七引脚均为断路，所述运算放大器U3的第六引脚与所述电阻R15的一端连接，所述电阻R15的另一端与所述运算放大器U4的第二引脚连接，所述运算放大器U4的第四引脚与所述运算放大器U4的第七引脚均为断路，所述运算放大器U4的第六引脚分别与所述电阻R19的一端、所述二极管D3的正极连接，所述电阻R19的另一端接地，所述二极管D3的负极与电压信号VOUT连接，所述三极管Q2的发射极与所述电阻R7的一端连接，所述电阻R7的另一端与所述三极管Q3的集电极连接，所述三极管Q3的发射极与所述电阻R9的一端连接，所述电阻R9的另一端与所述三极管Q4的发射极均接地，所述三极管Q4的集电极与所述电阻R6的一端连接，所述电阻R6的另一端与所述电阻R5的一端、所述三极管Q3的基极连接，所述电阻R5的另一端分别与所述三极管Q1的基极、所述二极管D1的负极连接，所述三极管Q1的发射极接地，所述三极管Q1的集电极分别与所述三极管Q2的基极、所述电阻R4的一端连接，所述电阻R4的另一端分别与所述电阻R3的一端、所述二极管D1的正极连接，所述电阻R3的另一端与所述集成芯片U1的第七引脚连接，所述集成芯片U1的第八引脚与所述电容C1的另一端连接，所述集成芯片U1的第一引脚与所述电容C2的另一端连接，所述集成芯片U1的第二引脚为断路，所述集成芯片U1的第三引脚与所述电阻R8的一端连接，所述电阻R8的另一端与所述三极管Q4的基极连接，所述集成芯片U1的第四引脚与所述电阻R2的一端连接，所述集成芯片U1的第五引脚与所述电阻R1的一端连接，所述电阻R1的另一端与所述电阻R2的另一端均接地。