[发明专利]一种卷积神经网络FPGA加速中图像前处理方法及装置在审

专利信息
申请号: 201910077362.3 申请日: 2019-01-28
公开(公告)号: CN109447893A 公开(公告)日: 2019-03-08
发明(设计)人: 陈海波 申请(专利权)人: 深兰人工智能芯片研究院(江苏)有限公司
主分类号: G06T1/20 分类号: G06T1/20;G06N3/04
代理公司: 常州佰业腾飞专利代理事务所(普通合伙) 32231 代理人: 刘松
地址: 213000 江苏省常州市武进*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种卷积神经网络FPGA加速中图像前处理方法及装置,其中方法包括:S1将摄像头图像划分为N×M×3图像矩阵;S2令n=1,m=1;S3按照n×m×3,n+1×m+1×3以及n+2×m+2×3图像矩阵的顺序存入缓存;S4读取n×m×3,n+1×m+1×3和n+2×m+2×3图像矩阵与3×3×3滤波器做卷积运算;S5将n+3×m+3×3图像矩阵存入FPGA的缓存中;S6读取n+1×m+1×3,n+2×m+2×3和n+3×m+3×3图像矩阵与3×3×3滤波器做卷积运算;S7判断是否n+3等于N且m+3等于M,否执行S8,是执行S9;S8令n=n+4,m=m+4执行S3;S9输出运算结果。
搜索关键词: 图像矩阵 滤波器 读取 缓存 卷积神经网络 卷积运算 前处理 图像 摄像头图像 运算结果 输出
【主权项】:
1.一种卷积神经网络FPGA加速中图像前处理方法,其特征在于,包括:S1,将摄像头图像划分为N×M×3图像矩阵,其中N≥4,M≥4;S2,令n=1,m=1;S3,按照第一预设频率依次将所述N×M×3图像矩阵按照n×m×3图像矩阵,n+1×m+1×3图像矩阵以及n+2×m+2×3图像矩阵的顺序存入FPGA的缓存中,其中,1≤n≤N‑3,1≤m≤M‑3;S4,按照第二预设频率读取所述n×m×3图像矩阵,所述n+1×m+1×3图像矩阵,所述n+2×m+2×3图像矩阵,并与3×3×3滤波器一起送入PE做卷积运算;S5,按照第一预设频率将n+3×m+3×3图像矩阵存入FPGA的缓存中;S6,按照第二预设频率读取所述n+1×m+1×3图像矩阵,所述n+2×m+2×3图像矩阵,所述n+3×m+3×3图像矩阵,并与3×3×3滤波器一起送入PE做卷积运算;S7,判断是否所述n+3等于N且所述m+3等于M,如果否,则执行步骤S8,如果是,则执行步骤S9;S8,令n=n+4,m=m+4,返回执行步骤S3;S9,完成所述摄像头图像与所述3×3×3滤波器的卷积运算,并输出运算结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深兰人工智能芯片研究院(江苏)有限公司,未经深兰人工智能芯片研究院(江苏)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910077362.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top