[发明专利]一种基于多块FPGA协同处理的神经网络加速方法在审
| 申请号： | 201910044478.7 | 申请日： | 2019-01-17 |
| 公开（公告）号： | CN109767002A | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | 秦刚;姜凯;于治楼 | 申请（专利权）人： | 济南浪潮高新科技投资发展有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06F15/78 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 孙晶伟 |
| 地址： | 250100 山东省济南市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于多块FPGA协同处理的神经网络加速方法，涉及神经网络优化领域；建立神经网络加速板卡，加速板卡上设置SOC芯片和FPGA，SOC芯片上包含ZYNQ芯片，ZYNQ芯片与每个FPGA互联，ZYNQ芯片根据神经网络的网络模型的复杂度、延迟要求和吞吐量的需求，将网络模型的参数按照层次分解，并根据参数分解的层次划分FPGA的流水级数，按照参数分解的层次下发参数到相应流水级数的FPGA，根据神经网络模型控制每一流水级数启动的FPGA，直至流水级数为最后一级的FPGA处理数据完成。 | ||
| 搜索关键词： | 流水级数 神经网络 参数分解 网络模型 协同处理 芯片 加速板 多块 神经网络模型 神经网络优化 层次分解 延迟要求 复杂度 吞吐量 互联 | ||
【主权项】：
1.一种基于多块FPGA协同处理的神经网络加速方法，其特征是建立神经网络加速板卡，加速板卡上设置SOC芯片和FPGA，SOC芯片上包含ZYNQ芯片，ZYNQ芯片与每个FPGA互联，ZYNQ芯片根据神经网络的网络模型的复杂度、延迟要求和吞吐量的需求，将网络模型的参数按照层次分解，并根据参数分解的层次划分FPGA的流水级数，按照参数分解的层次下发参数到相应流水级数的FPGA，根据神经网络模型控制每一流水级数启动的FPGA，直至流水级数为最后一级的FPGA处理数据完成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南浪潮高新科技投资发展有限公司，未经济南浪潮高新科技投资发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910044478.7/，转载请声明来源钻瓜专利网。
