[发明专利]SRAM的存储单元结构

摘要

本发明公开了一种SRAM的存储单元结构，主体结构由两个NMOS管和六个PMOS管组成，2个传输管都为PMOS管；第一NMOS管和第二PMOS管的漏极、第五PMOS管和第二NMOS管的栅极都连接Q节点；第二NMOS管和第三PMOS管的漏极、第六PMOS管和第一NMOS管的栅极都连接QN节点；第一PMOS管的漏极、第五PMOS管的源极、第三和第四PMOS管的栅极都连接第三节点；第四PMOS管的漏极、第六PMOS管的源极、第一和第二PMOS管的栅极都连接第四节点；第一至四PMOS管的源极都连接到电源电压；第一和第二NMOS管的源极、第五和第六PMOS管的漏极都接地。本发明能提高电路抗软错误能力和读静态噪声容限和降低漏电功耗。

主权项

1.一种SRAM的存储单元结构，其特征在于，包括：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成的主体结构，由第七PMOS管组成的第一传输管和由第八PMOS管组成的第二传输管；所述第一NMOS管的漏极、所述第二PMOS管的漏极、所述第五PMOS管的栅极、所述第二NMOS管的栅极都连接到Q节点；所述第二NMOS管的漏极、所述第三PMOS管的漏极、所述第六PMOS管的栅极和所述第一NMOS管的栅极都连接到QN节点；所述第一PMOS管的漏极、所述第五PMOS管的源极、所述第四PMOS管的栅极和所述第三PMOS管的栅极都连接到第三节点；所述第四PMOS管的漏极、所述第六PMOS管的源极、所述第一PMOS管的栅极和所述第二PMOS管的栅极都连接到第四节点；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四PMOS管的源极都连接到电源电压；所述第一NMOS管的源极、所述第二NMOS管的源极、所述第五PMOS管的漏极和所述第六PMOS管的漏极都接地；所述Q节点和所述第三节点的信号电位相同，所述QN节点和所述第四节点的信号电位相同，所述Q节点和所述QN节点的信号电位反相并作为两个反相的存储节点；所述Q节点通过所述第一传输管连接第一位线，所述QN节点通过所述第二传输管连接第二位线，所述第一传输管和所述第二传输管的控制端都连接字线；所述第七PMOS管的第一端连接所述第一位线，所述第七PMOS管的第二端连接所述Q节点，所述第七PMOS管的第一端为所述第七PMOS管中的源极或漏极中的一个，所述第七PMOS管的第二端为所述第七PMOS管中的源极或漏极中的另一个，所述第七PMOS管的控制端为栅极；所述第八PMOS管的第一端连接所述第二位线，所述第八PMOS管的第二端连接所述QN节点，所述第八PMOS管的第一端为所述第八PMOS管中的源极或漏极中的一个，所述第八PMOS管的第二端为所述第八PMOS管中的源极或漏极中的另一个，所述第八PMOS管的控制端为栅极；所述Q节点、所述QN节点、所述第三节点和所述第四节点形成两重互锁结构，从而提高SRAM的存储单元结构的抗软错误能力；同时所述存储单元结构的NMOS管的数量减小到两个，各NMOS管的阈值电压设置为小于各PMOS管的阈值电压，利用NMOS管的阈值电压比PMOS管的阈值电压小的特征来降低存储单元结构的漏电功耗。