[发明专利]运算电路

摘要

运算电路设置有：LUT生成电路(1)，在将系数c[n](n＝1，…，N)划分为对时，输出针对所述对中的每一对计算的值；以及分布运算电路(2‑m)，针对M组中的每一组并行计算积和运算的值z[m]，所述积和运算的值z[m]是将包含M组数据x[m，n]的数据集X[m](m＝1，…，M)中的数据x[m，n]分别乘以系数c[n]并对乘积求和的结果。分布运算电路(2‑m)包括：多个二项分布运算电路，基于通过将与本电路相对应的N个数据x[m，n]划分为对而获得的值、通过将系数c[n]划分为对而获得的值、以及LUT生成电路(1)所计算出的值，针对每一对计算二项积和运算的值；求和电路，对所计算出的值进行求和；以及位匹配电路，将求和结果中的小数位数与预定小数位数相匹配。