[发明专利]具有梯形JFET、底栅及镇流漂移的集成电路、LDMOS和制造方法在审

专利信息
申请号: 201880053545.5 申请日: 2018-08-20
公开(公告)号: CN110998842A 公开(公告)日: 2020-04-10
发明(设计)人: J·蔡 申请(专利权)人: 德克萨斯仪器股份有限公司
主分类号: H01L27/088 分类号: H01L27/088;H01L21/8232
代理公司: 北京纪凯知识产权代理有限公司 11245 代理人: 赵志刚
地址: 美国德*** 国省代码: 暂无信息
权利要求书: 暂无信息 说明书: 暂无信息
摘要: 所描述的示例包括LDMOS晶体管(101)和集成电路(100),其具有栅极(130、132、134)、注入衬底(102)中以在栅极的一部分下方提供沟道区的体区(108)、与沟道区相邻的源极(136)、与栅极的第一侧横向间隔开的漏极(138)、包括第一高掺杂漂移区部分(112)的漂移区(110)、在第一高掺杂漂移区部分(112)上方的低掺杂间隙漂移区(113)、以及在间隙漂移区(113)上方的第二高掺杂区部分(114)。隔离结构(116)延伸穿过第二高掺杂区部分(114)进入间隙漂移区部分(113),其中第一端靠近漏极区(138)并且第二端在栅极电介质层(130)的下方。体区(108)包括与隔离结构(116)的第二端横向间隔开的锥形侧,以限定梯形JFET区(150)。
搜索关键词: 具有 梯形 jfet 漂移 集成电路 ldmos 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201880053545.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top