[发明专利]用于非二进制LDPC码的扩展最小和(EMS)解码的校验节点处理的混合架构

摘要

本发明的实施例提供了一种校验节点处理单元(25‑cn)，其被配置为在解码器中确定至少两个校验节点消息以对使用NB‑LDPC码编码的信号进行解码，所述校验节点处理单元包括：‑到一个或多个消息预排序单元(24‑cn)的数据链路，所述数据链路被配置为通过置换由一个或多个可变节点处理单元(23)生成的至少三个可变节点消息来确定至少三个置换的可变节点消息，每个可变节点消息包括分量，分量包括符号和与所述符号相关联的可靠性度量；‑校正子子校验节点(31)，其被配置为从校正子集合确定校验节点消息，所述校正子集合是根据从所述至少三个置换的可变节点消息计算出的一个或多个中间消息来确定的；‑向前‑向后子校验节点(32)，其被配置为至少从所述一个或多个中间消息之一确定置换的校验节点消息；‑切换单元(33)，其被配置为取决于给定索引从由所述至少一个校正子子校验节点(31)确定的所述校验节点消息或者从在至少向前‑向后子校验节点(32)处确定的所述置换的校验节点消息，来生成所述给定索引的每个校验节点消息。