[发明专利]含有钛、硅及氮的多区域扩散势垒在审
| 申请号： | 201880034943.2 | 申请日： | 2018-05-31 |
| 公开（公告）号： | CN110800083A | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | V·V·瓦塔斯;M·Z·卡里姆;崔普善;S·J·拉蒂;N·慕克吉 | 申请（专利权）人： | 尤金纳斯股份有限公司 |
| 主分类号： | H01L21/285 | 分类号： | H01L21/285;H01L21/02;H01L21/768;H01L21/324 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 顾晨昕 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 所揭示的技术大体涉及半导体结构及其生产，且更确切地说涉及含有Ti、Si、N的扩散势垒结构及其形成方法。形成导电扩散势垒的方法包括：将衬底置于反应腔室中且通过将所述衬底交替地暴露于含钛前体及第一含硅前体而在所述衬底上形成硅化钛TiSi区域。所述方法另外包括：通过将所述衬底交替地暴露于含钛前体、含氮前体及第二含硅前体而在所述TiSi区域上形成氮化钛硅TiSiN区域。所述方法可任选地包含：在形成所述TiSi区域之前，通过将所述衬底交替地暴露于含钛前体及含氮前体而形成氮化钛TiN区域。 | ||
| 搜索关键词： | 衬底 含钛前体 含氮前体 含硅前体 扩散势垒 暴露 半导体结构 氮化钛硅 反应腔室 氮化钛 硅化钛 导电 生产 | ||
【主权项】：
1.一种形成导电扩散势垒的方法，所述方法包括：/n将衬底置于反应腔室中；/n通过将所述衬底交替地暴露于第一含钛前体及第一含硅前体而在所述衬底上形成所述扩散势垒的硅化钛TiSi区域；及/n通过将所述衬底交替地暴露于第二含钛前体、含氮前体及第二含硅前体而在所述TiSi区域上形成所述扩散势垒的氮化钛硅TiSiN区域，/n其中所述TiSi区域及所述TiSiN区域是原位形成。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于尤金纳斯股份有限公司，未经尤金纳斯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880034943.2/，转载请声明来源钻瓜专利网。
- 上一篇：氟化氧化钇涂覆膜的形成方法及基于其的氟化氧化钇涂覆膜
- 下一篇：切割用基体膜
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
