[发明专利]采用混合晶片键合技术的全包围栅极器件架构在审
| 申请号： | 201880009438.2 | 申请日： | 2018-01-26 |
| 公开（公告）号： | CN110352495A | 公开（公告）日： | 2019-10-18 |
| 发明（设计）人： | 理查德·T·舒尔茨 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | H01L29/775 | 分类号： | H01L29/775;H01L29/06;H01L29/10;B82Y10/00;H01L29/423;H01L29/78 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 樊英如;张华 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种用于制造非平面纳米线场效应晶体管同时管理半导体加工产率和成本的系统和方法。该工艺形成交替半导体层(110,115；图1)的堆叠。蚀刻沟槽并用至少一个二氧化硅层填充所述沟槽(图2)，优选地还用氮化硅层填充所述沟槽，所述沟槽的长度至少为器件沟道长度，同时由源极区的位置和漏极区的位置界定。所述工艺将第二硅衬底(305)放置在所述沟槽中的所述氧化物层和所述堆叠的最顶部半导体层两者的顶部上(图3)。通过晶片键合进行接触的两个表面使用相同类型的半导体层。将所述器件翻转，使得所述第一衬底和所述堆叠位于所述第二衬底的顶部上。将堆叠图案化成鳍，然后移除一种类型的交替层(110或115)以形成纳米线。所述工艺以形成栅极堆叠结束。 | ||
| 搜索关键词： | 半导体层 堆叠 晶片键合 衬底 填充 纳米线场效应晶体管 蚀刻 二氧化硅层 管理半导体 氮化硅层 堆叠图案 器件沟道 位置界定 氧化物层 栅极堆叠 栅极器件 非平面 硅衬底 交替层 漏极区 纳米线 全包围 源极区 最顶部 翻转 产率 化成 移除 优选 架构 并用 加工 制造 | ||
【主权项】：
1.一种半导体器件制造工艺，其包括：在第一硅衬底的顶部上形成半导体层的堆叠，其中所述堆叠包括在至少两种类型的半导体层之间交替的多个半导体层；在所述堆叠的至少最顶部半导体层中蚀刻第一沟槽，其中所述第一沟槽的长度至少是所述器件的沟道长度；在所述第一沟槽的顶部上形成至少第一氧化物层；将第二硅衬底放置在所述第一氧化物层和所述堆叠的所述最顶部半导体层两者的顶部上；将所述器件翻转，使得所述第一硅衬底和所述堆叠位于所述第二硅衬底的顶部上；从所述堆叠形成鳍图案；从所述堆叠除去除了第一类型之外的任何类型的半导体层的一部分，其中所述第一类型的半导体层在所述器件的栅极区中形成纳米线；以及在所述栅极区中的所述纳米线上形成硅层、二氧化硅层和高k膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880009438.2/，转载请声明来源钻瓜专利网。
- 上一篇：显示面板和显示装置
- 下一篇：碳化硅半导体装置以及电力变换装置
- 同类专利
- 采用混合晶片键合技术的全包围栅极器件架构-201880009438.2
- 理查德·T·舒尔茨 - 超威半导体公司
- 2018-01-26 - 2019-10-18 - H01L29/775
- 描述了一种用于制造非平面纳米线场效应晶体管同时管理半导体加工产率和成本的系统和方法。该工艺形成交替半导体层(110,115；图1)的堆叠。蚀刻沟槽并用至少一个二氧化硅层填充所述沟槽(图2)，优选地还用氮化硅层填充所述沟槽，所述沟槽的长度至少为器件沟道长度，同时由源极区的位置和漏极区的位置界定。所述工艺将第二硅衬底(305)放置在所述沟槽中的所述氧化物层和所述堆叠的最顶部半导体层两者的顶部上(图3)。通过晶片键合进行接触的两个表面使用相同类型的半导体层。将所述器件翻转，使得所述第一衬底和所述堆叠位于所述第二衬底的顶部上。将堆叠图案化成鳍，然后移除一种类型的交替层(110或115)以形成纳米线。所述工艺以形成栅极堆叠结束。
- 微波谐振腔耦合自组织锗硅纳米线量子点装置-201920082371.7
- 李海欧;李炎;胡蕾琪;刘赫;郭光灿;郭国平 - 中国科学技术大学
- 2019-01-17 - 2019-08-27 - H01L29/775
- 本实用新型公开了一种微波谐振腔耦合自组织锗硅纳米线量子点装置，该装置包括：基片结构；至少两个自组织锗硅纳米线量子点电极结构，制备在上述基片结构上；以及超导微波谐振腔结构，设置在上述基片结构上，并与上述自组织锗硅纳米线量子点源电极结构耦合。本实用新型提出的微波谐振腔耦合自组织锗硅纳米线量子点装置，通过超导微波谐振腔的微波作为媒介，能够将多个量子点耦合在一起，可作为量子数据总线用于量子芯片的扩展和集成，为构建量子计算机的多个量子比特长程耦合的可扩展量子芯片提供了设计思路和技术方案。
- 一种UV光前处理制备氧化铟/氧化铝纳米纤维场效应晶体管的方法-201611143907.9
- 单福凯;孟优;刘国侠 - 青岛大学
- 2016-12-13 - 2019-07-05 - H01L29/775
- 本发明属于静电纺丝纳米纤维场效应晶体管制备技术领域，涉及一种UV光前处理制备氧化铟/氧化铝纳米纤维场效应晶体管的方法；其工艺步骤主要包括：制备Al2O3高k介质薄膜、制备纳米纤维、UV光处理、高温煅烧、光刻定型和离子束沉积源漏电极；其基于Al2O3高k介电层的纳米纤维器件，操作电压将显著降低，显著降低能耗，有利于在移动设备中的集成；制得的Al2O3高k栅介质层的禁带宽度为8.7eV，介电常数达到6.7，其高介电特性完全符合现代显示技术对于高k材料的要求；并且Al2O3薄膜本身具有的高透过率完全符合透明电子器件的要求；其制备低成本，工艺简单，原理可靠，产品性能好，器件稳定性好，应用前景广阔。
- 基于半导体纳米晶体的晶体管型神经突触器件及制备方法-201910038260.0
- 皮孝东;韩成;倪朕伊;杨德仁 - 浙江大学
- 2019-01-14 - 2019-05-31 - H01L29/775
- 本发明公开了一种基于半导体纳米晶体的晶体管型神经突触器件及制备方法，该神经突触器件包括栅电极、介电层、源电极、漏电极、半导体纳米晶体沟道薄膜。本发明的神经突触器件利用半导体纳米晶体优异的光电特性，可以接受光刺激与电刺激，模拟出生物神经突触的一系列功能；此外利用平面晶体管结构，在兼容传统硅基半导体工艺的同时，实现了超低的能量消耗。本发明的神经突触器件具有工艺简单，功耗低，易于集成的特点。
- 一种零亚阈摆幅零碰撞电离晶体管器件及制造方法-201811489003.0
- 周章渝;张青竹;王待强;陈雨青 - 贵阳学院
- 2018-12-06 - 2019-04-12 - H01L29/775
- 本发明公开了一种零亚阈摆幅零碰撞电离晶体管器件及制造方法，它涉及效应晶体管技术领域。包括硅衬底、氧化物、浅槽隔离、浅槽隔离、轻掺杂漏区，硅衬底上设置有氧化物和浅槽隔离,氧化物上方设置有轻掺杂漏区，轻掺杂漏区两侧分别设置有P+和N+,轻掺杂漏区内部设置有金属钨，金属钨内设置有功能函数层，功能函数层内有介质层和负电容。本发明阈值电压和功耗更低，使用H2退火，硅表面钝化，界面缺陷少，可靠性高。
- 微波谐振腔耦合自组织锗硅纳米线量子点装置-201910046612.7
- 李海欧;李炎;胡蕾琪;刘赫;郭光灿;郭国平 - 中国科学技术大学
- 2019-01-17 - 2019-04-12 - H01L29/775
- 本发明公开了一种微波谐振腔耦合自组织锗硅纳米线量子点装置，该装置包括：基片结构；至少两个自组织锗硅纳米线量子点电极结构，制备在上述基片结构上；以及超导微波谐振腔结构，设置在上述基片结构上，并与上述自组织锗硅纳米线量子点源电极结构耦合。本发明提出的微波谐振腔耦合自组织锗硅纳米线量子点装置，通过超导微波谐振腔的微波作为媒介，能够将多个量子点耦合在一起，可作为量子数据总线用于量子芯片的扩展和集成，为构建量子计算机的多个量子比特长程耦合的可扩展量子芯片提供了设计思路和技术方案。
- 环形栅结构的单壁MOS2纳米管场效应管-201810994852.5
- 沈志豪;赵剑飞;江斌;王伟 - 南京邮电大学
- 2018-08-29 - 2019-02-01 - H01L29/775
- 本发明公开了一种环形栅结构的单壁MOS2纳米管场效应管，包括导电沟道(1)、源区(2)、漏区(3)、栅极氧化层(4)、源极(5)、漏极(6)和由金属构成的栅极(7)，所述的导电沟道(1)、源区(2)和漏区(3)采用本征半导体单壁MOS2纳米管制作，并将源区(2)和漏区(3)采用分子或金属离子进行N型重掺杂。此发明不同于通常MOS2场效应管采用的单层平面MOS2结构，采用了以MOS2为材料的单壁纳米管的新型结构，克服了单层平面MOS2通道材料易受到的起皱和滚动的影响，有效应对了边缘效应对器件构成的严重威胁。
- 具有核-壳结构的半导体器件-201410315836.0
- 卡洛斯·H.·迪亚兹;林群雄;张惠政;章勋明;王建勋;黄懋霖 - 台湾积体电路制造股份有限公司
- 2014-07-03 - 2018-09-25 - H01L29/775
- 本发明提供了具有核‑壳结构的半导体器件。一种器件结构包括形成在支撑件上的核结构、以及形成核结构上并且围绕核结构的至少一部分的壳材料。壳材料和核结构配置为在壳材料中形成量子阱沟道。
- 全包覆栅极晶体管及其制造方法-201810207594.1
- 许佑铨 - 上海华力集成电路制造有限公司
- 2018-03-14 - 2018-08-31 - H01L29/775
- 本发明公开了一种全包覆栅极晶体管，包括：具有初始的第一宽度的鳍体，鳍体的底部通过第一绝缘层隔离；源区和漏区形成于对应的沟道区两侧的鳍体中；在伪栅去除后，在沟道区中形成有多条具有第一宽度的沟道线体，各沟道线体由对沟道区中的鳍体在纵向分割形成；在金属栅极结构形成之前，各沟道线体的进行了各向同性刻蚀的减薄并具有第二宽度，金属栅极结构覆盖在具有第二宽度的各沟道线体的周侧。本发明还公开了一种全包覆栅极晶体管的制造方法。本发明能降低沟道线体的宽度和减少工艺过程中的鳍体的深宽比，降低工艺难度，能防止鳍体的弯曲和倒塌，能增加嵌入式结构的面积和晶格缺陷，能增加源漏区的接触孔的接触面积并降低接触电阻。
- 一种半导体器件及其制造方法-201710020962.7
- 张海洋;宋以斌;王士京 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-01-11 - 2018-07-20 - H01L29/775
- 本发明提供一种半导体器件及其制造方法，所述制造方法包括：提供半导体衬底；在所述半导体衬底上形成交替堆叠设置的牺牲层与纳米线材料层；图案化所述牺牲层与纳米线材料层的叠层，以形成垂直于所述半导体衬底的鳍片结构，所述鳍片结构中纳米线材料层的横截面积由下至上逐层降低；去除所述牺牲层，以形成多根纳米线。本发明提供的半导体器件的制造方法，减小了垂直堆叠的多根纳米线与接触孔之间电阻的差异，提高了半导体器件的性能。
- 非平面锗量子阱装置-201510197870.7
- R.皮拉里塞蒂;J.T.卡瓦列罗斯;W.雷奇马迪;U.沙;B.楚-孔;M.拉多沙夫耶维奇;N.穆克赫吉;G.德维;B.Y.金;R.S.乔 - 英特尔公司
- 2010-11-18 - 2018-06-08 - H01L29/775
- 本申请涉及“非平面锗量子阱装置”。公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III‑V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III‑V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。
- 半导体装置结构-201710480724.4
- 萧锦涛;曾健庭;杨超源;许义明;郑存甫;王薏涵 - 台湾积体电路制造股份有限公司
- 2017-06-22 - 2018-06-05 - H01L29/775
- 本公开实施例提供半导体装置结构。半导体装置结构包含介电层。半导体装置结构亦包含栅极堆叠结构于介电层中。半导体装置结构更包含半导体线，且栅极堆叠结构围绕部分的半导体线。此外，半导体装置结构包含接点电极于介电层中，且接点电极电性连接至半导体线。接点电极与栅极堆叠结构自半导体线朝相反方向延伸。
- 场效应晶体管结构及其制备方法-201711155137.4
- 薛忠营;赵兰天;赵清太;俞文杰;狄增峰;张苗 - 中国科学院上海微系统与信息技术研究所
- 2017-11-20 - 2018-04-03 - H01L29/775
- 本发明提供一种场效应晶体管结构及制备方法，制备包括提供基底，于基底表面沉积由至少一层第一材料层及至少一层第二材料层；定义有源区和浅沟槽隔离区；刻蚀有源区形成沟道区及源区和漏区；腐蚀沟道区内的第一材料层或第二材料层，得到至少一条纳米线沟道；于纳米线沟道表面沉积介质层和栅极结构层；于栅极结构层、源区以及漏区表面制作栅电极、源电极以及漏电极，完成所述场效应晶体管的制备。通过上述方案，以堆叠的Si或SiGe材料层形成三维堆叠的环栅纳米线沟道，在相同的平面区域上，增加沟道截面积，增强器件的性能，增强栅控能力并增强器件的稳定性，在减小器件尺寸的同时增强载流子输运能力、提高器件性能，省略源漏掺杂步骤，工艺过程简单。
- 基于SOI衬底的横向纳米线叉指结构晶体管及制备方法-201510245793.8
- 洪文婷;韩伟华;吕奇峰;杨富华 - 中国科学院半导体研究所
- 2015-05-14 - 2017-10-24 - H01L29/775
- 一种基于SOI衬底的横向纳米线叉指结构晶体管，包括一SOI衬底；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上，交替连接该源区和漏区并形成叉指结构；多根III‑V族纳米线桥接在多根硅纳米线的侧壁硅晶面上；一SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层制作于该多根III‑V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III‑V族纳米线；一源电极制作于该源区的上面；一漏电极制作于该漏区的上面；以及一栅电极制作于该多根硅纳米线和多根III‑V族纳米线上，包裹住该多根硅纳米线和多根III‑V族纳米线。本发明可以提高III‑V族纳米线的成核率。
- 一种氧化铟纳米纤维场效应晶体管电学性能的调控方法-201610935487.1
- 王凤云;张洪超;宋龙飞;罗麟氍 - 青岛大学
- 2016-10-24 - 2017-03-08 - H01L29/775
- 本发明属于晶体管电学性能调控技术领域，涉及一种氧化铟纳米纤维场效应晶体管电学性能的调控方法，通过简便、低廉的静电纺丝技术制备In2O3纳米纤维，并通过简单易行的金属掺杂来调控In2O3纳米纤维场效应晶体管的电学性能，达到简便、高效、低成本地调控In2O3纳米纤维场效应晶体管的阈值电压、关态电流、开关比等电学性能，获得性能优良的金属掺杂的In2O3纳米纤维场效应晶体管；其制备工艺简便安全，原理可靠，生产成本低，所制备的In2O3纳米纤维及金属掺杂的In2O3纳米纤维在电子开关器件、显示器、生物及化学传感器等领域有着广阔的应用前景，易于进行大规模工业化生产。
- 一种锗基纳米线沟道NMOS器件结构-201611071339.6
- 刘丽蓉;王勇;丁超 - 东莞市广信知识产权服务有限公司;东莞华南设计创新院
- 2016-11-29 - 2017-03-08 - H01L29/775
- 本发明公布了一种锗基锗纳米线沟道N型MOSFET器件结构，其结构如下一半绝缘锗基材料，一在半绝缘锗基材料上形成的N型掺杂的硅锗源漏底层、一在N型硅锗源漏底层上形成的N型掺杂的锗沟道材料层；一在锗沟道材料层上形成的N型掺杂的硅锗源漏顶层；一在锗纳米线材料层上形成的环栅介质层；一在氧化铝层上生长的环栅金属层；一在环栅金属层上沉积的栅金属电极；一在硅锗源漏顶层上形成的源漏金属电极。
- 用于高功率电子器件的可调势垒晶体管-201580021338.8
- 马克斯·G·莱迈特雷;陈霄;刘波;M·A·麦卡锡;A·G·林兹勒 - 佛罗里达大学研究基金会公司
- 2015-04-24 - 2016-12-21 - H01L29/775
- 提供了可在高功率电子器件中使用的可调势垒晶体管的各种方面。在一个例子中，除了别的以外，可调势垒晶体管还包括：无机半导电层；包括布置在无机半导电层上的纳米碳膜的源极电极；布置在纳米碳膜上的栅极介电层；以及布置在纳米碳膜的至少一部分之上的栅极介电层上的栅极电极。纳米碳膜可形成与无机半导电层的源极‑沟道界面。由栅极电极产生的栅极场可调制在源极‑沟道界面处的势垒高度。栅极场也可调制在源极‑沟道界面处的势垒宽度。
- 纳米线场效应晶体管（FET）器件及其制造方法-201610151526.9
- 张慎明;M·A·圭罗恩;I·劳尔;J·W·斯莱特 - 国际商业机器公司
- 2016-03-16 - 2016-10-05 - H01L29/775
- 本申请涉及一种纳米线场效应晶体管(FET)器件及其制造方法。该纳米线FET器件包括第一源极/漏极区和第二源极/漏极区。第一源极/漏极区和第二源极/漏极区中的每一个均在块体半导体衬底的上表面上形成。栅极区被插入第一源极/漏极区和第二源极/漏极区之间，并且直接地位于块体半导体衬底的上表面上。仅仅在栅极区中形成多条纳米线。所述纳米线被悬置于半导体衬底上方并限定纳米线FET器件的栅极沟道。栅极结构包括在栅极区中形成的栅极电极，以使得所述栅极电极接触每条纳米线的整个表面。
- 半导体结构及其制作方法-201510063318.9
- 陈信宇;李皞明;林胜豪;江怀慈 - 联华电子股份有限公司
- 2015-02-06 - 2016-10-05 - H01L29/775
- 本发明公开一种半导体结构及其制作方法，该半导体结构包含一基底，多个第一源/漏极位于该基底上，以及至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。
- 一种三维碳纳米线晶体管结构及其制备方法-201410553837.9
- 任铮;郭奥;胡少坚;周伟 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2014-10-17 - 2015-03-04 - H01L29/775
- 本发明提出了一种三维碳纳米线晶体管结构，包括支撑衬底，位于其上方的含聚酰亚胺薄膜和碳纳米线晶体管的多层器件层，层与层之间相互隔离，上下层叠排列，各层晶体管并联连接。本发明还提供了该三维碳纳米线晶体管结构的制备方法，将碳纳米线晶体管建立在淀积于硅衬底聚酰亚胺薄膜上，形成器件层，淀积介质隔离，通过通孔建立上下层晶体管栅极、源/漏极互联通路，再在该器件层上重复淀积聚酰亚胺薄膜，制备上一层器件层，如此层叠反复，实现三维立体互连的晶体管结构。本发明可以在相同硅衬底面积制备多个并联的同类型碳纳米线晶体管，提高了晶体管密度，增加晶体管宽长比，改善硅片面积利用率，而且制备工艺与传统的CMOS工艺完全兼容。
- 半导体器件以及改善半导体器件的击穿电压的方法-201410328473.4
- E·J·考尼;B·P·O·O·汉娜伊德;S·P·威斯顿;W·A·拉尼;D·P·迈克奥里菲 - 亚德诺半导体技术公司
- 2014-07-11 - 2015-01-14 - H01L29/775
- 一种半导体器件，具有与半导体层毗连的第一层，还包括至少一个场修正结构，所述场修正结构定位成使得，在使用时，所述场修正结构处的电位使得修正所述半导体层与所述第一层之间的界面区域处的E场向量。
- 在半导电结构上无催化剂选择性生长的方法-201280017506.2
- J·埃默里;达米恩·所罗门;陈晓军;克里斯托弗·迪朗 - 原子能和替代能源委员会
- 2012-04-03 - 2013-12-25 - H01L29/775
- 本发明涉及一种在半导电结构上无催化剂选择性生长的方法。根据尤其可适用于电子学领域的该方法，由第一气体流或分子流形成半导电结构（12）；同时或随后将至少一种第二气体流或分子流添加到该第一气体流或分子流中，以在该结构上选择性地原位生长电介质层（14）；并且随后由第三气体流或分子流在该结构上生长另一半导电结构（16）。
- 横向过生长一维电子气GaN基HEMT器件及制备方法-201310277894.4
- 郝跃;马晓华;汤国平;陈伟伟;赵胜雷 - 西安电子科技大学
- 2013-07-04 - 2013-11-06 - H01L29/775
- 本发明公开了一种横向过生长一维电子气GaN基HEMT器件及制备方法，主要解决现有一维电子气器件高温高压特性、频率特性及功率特性较差的问题。该器件自下而上包括衬底、缓冲层、势垒层、钝化层和保护层；势垒层上的两端分别为源极和漏极，钝化层位于源极和漏极之间的势垒层上，该钝化层上开有栅槽，栅槽中设有栅极；势垒层采用AlGaN；缓冲层采用GaN，该缓冲层中设有按周期性排列的掩蔽层条，每两个掩蔽层条之间的间隔为纳米量级，以形成一维电子气。本发明与Si基和GaAs基一维电子气器件相比，由于采用材料特性突出的宽禁带半导体GaN，故具有很好的高温高压特性、频率特性和功率特性，可制作超高速低功耗的一维电子气器件。
- 离子注入的一维电子气GaN基HEMT器件及制备方法-201310279945.7
- 马晓华;汤国平;郝跃;陈伟伟;赵胜雷 - 西安电子科技大学
- 2013-07-04 - 2013-10-23 - H01L29/775
- 本发明公开了一种离子注入的一维电子气GaN基HEMT器件及制备方法，主要解决现有一维电子气器件高温高压特性、频率特性及功率特性较差的问题。该器件自下而上包括：衬底、缓冲层、势垒层、钝化层和保护层；势垒层上的两端分别为源极和漏极，钝化层位于源极和漏极之间的势垒层上，钝化层上开有栅槽，栅槽中设有栅极；缓冲层采用GaN，势垒层采用AlGaN；势垒层上局部区域注入有负离子，注入有负离子的区域为若干相互隔开的条形；条形之间未注入离子的区域宽度为纳米量级，在该区域下面的异质结中形成一维电子气。本发明与Si基和GaAs基器件相比具有很好的高温高压特性、频率特性和功率特性，可制作超高速低功耗的一维电子气器件。
- 匹配器件中的纳米线电路-201180018658.X
- S·邦萨伦提普;G·科恩;A·马宗达;J·W·斯雷特 - 国际商业机器公司
- 2011-03-22 - 2012-12-26 - H01L29/775
- 一种反向器器件，包括第一纳米线，其连接至电压源节点与接地节点；第一p型场效晶体管(pFET)器件，其具有设置在所述第一纳米线上的栅极；以及第一n型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极。
- 自对准碳化物源极/漏极FET-201080054255.6
- J·常;M·吉隆;C·拉沃伊;C·小卡布里奥;A·格里;E·奥沙利文 - 国际商业机器公司
- 2010-11-08 - 2012-08-15 - H01L29/775
- 本发明公开一种场效应晶体管，其包括：金属碳化物源极部分；金属碳化物漏极部分；绝缘碳部分，将金属碳化物源极部分与金属碳化物漏极部分隔开；纳米结构，形成于绝缘碳部分之上，并且将金属碳化物源极部分连接至金属碳化物漏极部分；以及栅极层叠，形成于绝缘碳部分的至少一部分和纳米结构的至少一部分之上。
- 具有栅极堆叠应力源的多重方向纳米线-201080032249.0
- L·塞卡里克;D·齐达姆巴拉奥;X·H·刘 - 国际商业机器公司
- 2010-07-13 - 2012-05-23 - H01L29/775
- 一种电子器件，包括：导电沟道，其限定晶体结构并且具有长度与厚度tC；以及厚度为tg的栅极堆叠，其与该沟道的表面接触。此外，栅极堆叠包括在沟道的接触表面上施加压缩力或拉伸力其中之一的材料，从而使得电荷载流子(电子或空穴)的沿沟道长度的电迁移率因基于沟道长度相对于晶体结构的排列的压缩力或拉伸力而增加。提供了针对在不同晶体管中增加空穴与电子迁移率的芯片的实施例，以及制造这种晶体管或芯片的方法。
- 在室温下运行的单电子晶体管及其制造方法-200980104924.3
- 崔重范;辛承俊 - 忠北国立大学产学合作基金会
- 2009-02-13 - 2011-01-12 - H01L29/775
- 本发明涉及一种在室温下运行的单电子晶体管及其制造方法。更具体地来说，本发明涉及一种在室温下运行的单电子晶体管及其制造方法，其中，形成了采用纳米结构的量子点或硅化物量子点，并且栅极置于量子点上，从而使得对隧道阻挡层的影响最小化，并且提高了对量子点的电位控制的有效性以及晶体管的操作效率。
- 在以纳米线为基础的电子装置中用于栅极构造和改进触点的方法、系统和设备-200580043138.9
- 沙哈拉·莫斯特拉谢;陈建;弗朗西斯科·莱昂;潘尧令;L·T·罗马诺 - 纳米系统公司
- 2005-10-14 - 2009-04-01 - H01L29/775
- 本发明描述了用于具有改进的栅极结构的电子装置的方法、系统和设备。电子装置包括至少一根纳米线。栅极触点沿所述至少一根纳米线的长度的至少一部分定位。电介质材料层在栅极触点与所述至少一根纳米线之间。源极触点和漏极触点与所述至少一根纳米线接触。源极触点和/或漏极触点的至少一部分沿纳米线长度与栅极触点重叠。在另一方面，电子装置包括具有由绝缘壳层围绕的半导体芯部的纳米线。环形第一栅极区沿纳米线的长度的一部分围绕纳米线。第二栅极区沿纳米线的长度定位在纳米线与衬底之间。源极触点和漏极触点连接到在半导体芯部的各个露出部分处的纳米线的半导体芯部。
- 专利分类
