[实用新型]一种提升电源抑制比的带隙基准源

摘要

一种提升电源抑制比的带隙基准源，属于模拟电路技术领域。带隙基准核心模块包括一个预稳压电路结构，该预稳压电路结构包括两条支路，分别是第五PMOS管和第二NMOS管，以及第六PMOS管和第三NMOS管，由于反馈的作用，这两条支路均是低阻抗支路，因此从供电电压到P点具有较高的电源抑制比，从而实现了整个带隙基准核心电路电源抑制比的提升；启动电路模块用于在电路刚开始启动时拉低带隙基准核心模块中第一PMOS管和第四PMOS管的栅极电位，同时控制电流流过第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的基极，启动完成后退出。本实用新型与传统的带隙基准相比能够实现基准源电源抑制比的提升，同时与传统的预稳压技术相比功耗更低。

主权项

1.一种提升电源抑制比的带隙基准源，包括带隙基准核心模块和启动电路模块，其特征在于，所述带隙基准核心模块包括第一双极型晶体管Q1、第二双极型晶体管Q2、第三双极型晶体管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6，第一NMOS管MN1的栅极连接启动信号START，其漏极连接第二PMOS管MP2的栅极、第一PMOS管MP1的栅极和漏极，其源极连接第三双极型晶体管Q3的集电极；第二PMOS管MP2的源极连接第一PMOS管MP1的源极并连接供电电压VDD，其漏极连接第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的源极并通过第一电容C1后接地；第三双极型晶体管Q3的基极连接第一双极型晶体管Q1和第二双极型晶体管Q2的基极、第六PMOS管MP6的栅极和漏极以及第三NMOS管MN3的漏极并作为所述带隙基准源的输出端，其发射极通过第三电阻R3后接地；第二NMOS管MN2的栅漏短接并连接第五PMOS管MP5的漏极和第三NMOS管MN3的栅极，其源极和第三NMOS管MN3的源极接地；第一双极型晶体管Q1的集电极连接第五PMOS管MP5的栅极和第三PMOS管MP3的漏极并通过第二电容C2后接地，其发射极通过第二电阻R2后接地；第二双极型晶体管Q2的集电极连接第四PMOS管MP4的栅极和漏极以及第三PMOS管MP3的栅极，其发射极通过第一电阻R1后连接第一双极型晶体管Q1的发射极；所述启动电路由所述启动信号START控制，在电路刚开始启动时拉低所述带隙基准核心模块中第一PMOS管MP1和第四PMOS管MP4的栅极电位，同时控制电流流过第一双极型晶体管Q1、第二双极型晶体管Q2和第三双极型晶体管Q3的基极，启动完成后退出。