[发明专利]用于存储器单元的方法及其电路结构有效
| 申请号： | 201811622142.6 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN110211619B | 公开（公告）日： | 2023-07-14 |
| 发明（设计）人： | F·德桑蒂斯;V·拉纳 | 申请（专利权）人： | 意法半导体股份有限公司;意法半导体国际有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C17/12 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;崔卿虎 |
| 地址： | 意大利阿格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文公开了用于存储器单元的方法及其电路结构。根据本文中讨论的原理，提供EEPROM单元，并且然后在测试代码之后，使用完全相同的架构、晶体管、存储器单元和布局来将EEPROM单元转换成只读存储器(“ROM”)单元。这种转换是在完全相同的集成电路管芯上使用相同的布局、设计和定时来完成的，其中只需对存储器阵列中的上部层级掩模进行单次改变。在一个实施例中，掩模改变是将金属1连接到多晶硅的过孔掩模。这允许灵活地将编程代码存储为非易失性存储器代码，并且然后在由客户选择时在测试之后，来自可以写入只读代码的代码的一些或全部代码存储在由相同的晶体管组成并且具有相同的布局的ROM单元中。 | ||
| 搜索关键词： | 用于 存储器 单元 方法 及其 电路 结构 | ||
【主权项】：
1.一种存储器单元，包括：衬底；第一阱，在所述衬底中；第一栅极绝缘体，位于所述衬底中的所述第一阱上方；浮置栅极，位于所述第一栅极绝缘体上方；第二栅极绝缘体，位于所述衬底中的所述第一阱上方；选择栅极，位于所述第一阱之上的所述第二栅极绝缘体上方；第二阱，在所述衬底中与所述第一阱隔开；第三栅极绝缘体，位于所述衬底中的所述第二阱上方；其中所述浮置栅极从所述第一阱延伸到所述第二阱并且位于所述第三栅极绝缘体上方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体国际有限公司，未经意法半导体股份有限公司;意法半导体国际有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811622142.6/，转载请声明来源钻瓜专利网。
