[发明专利]SRAM的存储单元结构

摘要

本发明公开了一种SRAM的存储单元结构，包括成对的上拉管、下拉管、选择管和辅助管，选择管和辅助管都形成在第一有源区中，上拉管都形成在第二有源区中，下拉管形成在第三有源区中，辅助管栅极由上拉管栅极从第二有源区中延伸到第一有源区中形成；辅助管的源区连接辅助电极，能在读取过程中实现和对应的下拉管的并联从而提高下拉电流，以及能在写入过程中和对应的选择管并联从而提高写入电流；同一有源区中的各晶体管的沟道区的宽度都相同的结构使有源区的宽度保持一致，能防止有源区宽度渐变。本发明能消除有源区的宽度变化对晶体管的沟道长度和宽度的影响，从而能提高器件之间的匹配度并从而提高良率，能同时增大读写窗口并提高读写速度。

主权项

1.一种SRAM的存储单元结构，其特征在于：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构；所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管；所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中；所述第一PMOS管和所述第二PMOS管形成在第二有源区中；所述第三NMOS管和所述第四NMOS管形成在第三有源区中；所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度；所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度；所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度；所述存储单元结构的各晶体管的连接方式为：所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一跟字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构；所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压；所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极、所述第五NMOS管的漏区和所述第六NMOS管的栅极都连接到第一节点；所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区和所述第五NMOS管的栅极都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存；所述第三NMOS管的源区和所述第四NMOS管的源区都接地；所述第五NMOS管的源区和所述第六NMOS管的源区都接辅助电极；所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配；在对所述存储单元结构的读取过程中，所述辅助电极接地，所述第一节点和所述第二节点中“1”信号节点控制的辅助管导通，导通的辅助管和“0”信号节点对应的下拉管实现并联从而增加对“0”信号节点的下拉电流，从而增大读取扰动窗口；在对所述存储单元结构的写入过程中，所述辅助电极接电源电压，所述第一节点和所述第二节点中“1”信号节点控制的辅助管导通，导通的辅助管和“0”信号节点对应的选择管实现并联从而增加对“0”信号节点的写入电流，从而增大写窗口。