[发明专利]基于内置非线性RRAM的3D垂直交叉阵列及其制备方法在审
| 申请号： | 201811463307.X | 申请日： | 2018-12-03 |
| 公开（公告）号： | CN109962161A | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 张卫;王天宇;陈琳;孙清清 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H01L45/00 | 分类号： | H01L45/00;H01L27/24 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;陆尤 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于半导体技术领域，具体涉及一种基于内置非线性RRAM的3D垂直交叉阵列及其制备方法。该阵列包括带有隔离层的衬底，衬底上设置有由第一金属电极层和多层介质层交替堆叠的叠层结构，叠层结构上有间隔排列的条状垂直沟槽；沿条状垂直沟槽的垂直交叉方向有间隔排列的阻变介质层，阻变介质层在未刻蚀的叠层结构表面以及条状垂直内壁和底部均匀连续形成；阻变介质层上有第二电极层；与阻变介质层方向一致的叠层结构两侧边缘通过垂直刻蚀，形成裸露的第一电极。本发明采用内置非线性RRAM，解决了垂直RRAM难以集成1S1R结构的问题，从而避免潜行电流。适用于大规模三维集成存储器，具有高密度、制备工艺简单、成本低等优点。 | ||
| 搜索关键词： | 阻变介质层 垂直交叉 叠层结构 内置 垂直沟槽 间隔排列 衬底 刻蚀 制备 垂直 半导体技术领域 三维集成存储器 叠层结构表面 多层介质层 金属电极层 垂直内壁 第二电极 第一电极 方向一致 交替堆叠 连续形成 两侧边缘 制备工艺 隔离层 裸露 | ||
【主权项】：
1.一种基于内置非线性RRAM的3D垂直交叉阵列，其特征在于，包括衬底（1），设置于所述衬底（1）上的衬底隔离层（2），所述衬底隔离层（2）上设置有由多层第一金属电极层（301）和多层介质层（302）交替堆叠形成的叠层结构（3），所述叠层结构（3）上通过刻蚀形成间隔排列的条状垂直沟槽（6）；沿所述条状垂直沟槽（6）的垂直交叉方向设置有间隔排列的阻变介质层（4），所述阻变介质层（4）在未刻蚀的叠层结构（3）表面以及所述条状垂直内壁和底部均匀连续形成；所述阻变介质层（4）上设置有第二电极层（5）；所述阻变介质层（4）为由过渡金属氧化物层和氧化物半导体层组成的叠层结构；与所述阻变介质层（4）方向一致的所述叠层结构（3）两侧边缘通过垂直刻蚀，使第一金属电极层（301）裸露，形成裸露的第一电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811463307.X/，转载请声明来源钻瓜专利网。
