[发明专利]用于无符号双字的矢量乘法和累加的设备和方法在审
| 申请号： | 201811391381.5 | 申请日： | 2018-11-21 |
| 公开（公告）号： | CN110007963A | 公开（公告）日： | 2019-07-12 |
| 发明（设计）人： | E.奥尔德-艾哈迈德-瓦尔;R.瓦伦丁;M.查尼;J.科巴尔;V.马杜里 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/302 | 分类号： | G06F9/302;G06F9/30;G06F7/50;G06F7/52 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 姜冰;张金金 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于执行打包有符号/无符号双字的有符号乘法和与四字累加的设备和方法。例如，处理器的一个实施例包括：第一源寄存器，用于存储第一多个打包双字数据元素；第二源寄存器，用于存储第二多个打包双字数据元素；第三源寄存器，用于存储多个打包四字数据元素；执行电路，用于执行解码指令，执行电路包括：乘法器电路；累加电路；目的地寄存器或第三源寄存器。 | ||
| 搜索关键词： | 源寄存器 打包 字数据 存储 累加 电路 乘法器电路 符号乘法 解码指令 累加电路 矢量乘法 寄存器 处理器 | ||
【主权项】：
1.一种处理器，包括：解码器，用于对指令进行解码以生成解码指令，所述指令包括操作码以及标识打包数据目的地寄存器和多个打包数据源寄存器的操作数；第一源寄存器，用于存储第一多个打包双字数据元素；第二源寄存器，用于存储第二多个打包双字数据元素；第三源寄存器，用于存储多个打包四字数据元素；执行电路，用于执行所述解码指令，所述执行电路包括：乘法器电路，用于将来自所述第一源寄存器的第一和第二打包双字数据元素分别与来自所述第二源寄存器的第三和第四打包双字数据元素相乘，以生成第一和第二临时四字乘积，所述乘法器电路基于所述指令的所述操作码选择所述第一、第二、第三和第四双字数据元素；累加电路，用于将所述第一临时四字乘积与从所述第三源寄存器读取的第一打包四字值组合以生成第一累加四字结果，并将所述第二临时四字乘积与从所述第三源寄存器读取的第二打包四字值组合以生成第二累加四字结果；目的地寄存器或所述第三源寄存器，用于将所述第一累加四字结果存储在第一四字数据元素位置中，并将所述第二累加四字结果存储在第二四字数据元素位置中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811391381.5/，转载请声明来源钻瓜专利网。
