[发明专利]低功耗具有抵抗双节点翻转能力的锁存器结构

摘要

本发明公开低功耗具有抵抗双节点翻转能力的锁存器结构，包括反相器INV，传输门，存储单元以及与存储单元连接的MCE单元，与MCE单元连接的弱保持器WK；所述传输门包括五个传输门TG1‑5，所述存储单元包括12个PMOS管与12个NMOS管，所述MCE单元包括3个PMOS管与3个NMOS管；所述MCE单元与传输门TG5连接；传输门TG1‑3的输出分别与存储单元的相应节点连接，传输门TG4与Q节点连接。本发明中提出的低功耗具有抵抗双节点翻转能力的锁存器结构的加固结构与传统的加固结构相比，可以抵抗单粒子双翻转，与最新的抗单粒子双翻转锁存器结构相比，同时具有面积小功耗低的特点。

主权项

1.低功耗具有抵抗双节点翻转能力的锁存器结构，其特征在于，包括15个PMOS管MP1‑15，15个NMOS管MN1‑15，五个传输门TG1‑5，一反相器INV和一弱保持器WK；弱保持器WK接到节点M；反相器INV输入接CLK、输出接CLKB；传输门TG1上端接CLKB，下端接CLK，输入接输入信号D，输出接节点S2；传输门TG2上端接CLKB，下端接CLK，输入接输入信号D，输出接节点S4；传输门TG3上端接CLKB，下端接CLK，输入接输入信号D，输出接节点S6；传输门TG4上端接CLKB，下端接CLK，输入接输入信号D，输出接输出节点Q；传输门TG5上端接CLK，下端接CLKB，输入接节点S7，输出接输出节点Q；PMOS管MP1的栅极接节点S6，源极接电源VDD，漏级接MP2的源级；PMOS管MP2的栅极接节点S2，源极接MP1的漏级，漏极接节点S1；PMOS管MP3栅极接节点S1，源级接电源VDD，漏级接MP4的源级；PMOS管MP4的栅极接CLK，源级接MP3的漏级，漏级接节点S2；PMOS管MP5栅极接S2，源级接电源VDD，漏级接MP6的源级；PMOS管MP6的栅极接节点S4，源级接MP5的漏级，漏级接节点S3；PMOS管MP7的栅极接节点S3，源级接电源VDD，漏级接MP8的源级；PMOS管MP8的栅极接CLK，源级接MP7的漏级，漏级接节点S4；PMOS管MP9栅极接节点S4，源级接电源VDD，漏级接MP10的源级；PMOS管MP10的栅极接节点S6，源级接MP9的漏级，漏级接节点S5；PMOS管MP11的栅极接节点S5，源级接电源VDD，漏级接MP12的源级；PMOS管MP12的栅极接CLK，源级接MP11的漏级，漏级接节点S6；PMOS管MP13的栅极接节点S1，源级接电源VDD，漏级接MP14的源级；PMOS管MP14的栅极接节点S3，源级接MP13的漏级，漏级接MP15的源级；PMOS管MP15栅极接节点S5，源级接MP14的漏级，漏级接节点S7；NMOS管MN1的栅极接接节点S2，源级接MN2的漏级，漏级接节点S1；NMOS管MN2的栅极接节点S6，源级接地，漏级接MN1的源级；NMOS管MN3的栅极接CLKB，源级接MN4的漏级，漏级接节点S2；NMOS管MN4的栅极接节点S3，源级接地，漏级接MN3的源级；NMOS管MN5的栅极接节点S4，源级接MN6的漏级，漏级接节点S3；MN6的栅极接节点S2，源级接地，漏级接MN5的源级；NMOS管MN7的栅极接CLKB，源级接MN8的漏级，漏级接节点S4；NMOS管MN8的栅极接节点S5，源级接地，漏级接MN7的源级；NMOS管MN9的栅极接节点S4，源级接MN10的漏级，漏级接节点S5；NMOS管MN10的栅极接节点S4，源级接地，漏级接MN9的源级；NMOS管MN11的栅极接CLKB，源级接MN12的漏级，漏级接节点S6；NMOS管MN12的栅极接节点S1，源级接地，漏级接MN11的源级；NMOS管MN13的栅极接节点S5，源级接MN14的漏级，漏级接节点S7；NMOS管MN14的栅极接节点S3，源级接MN15的漏级，漏级接MN13的源级；NMOS管MN15的栅极接节点S1，源级接地，漏级接MN14的源级。