[发明专利]一种基于FPGA的CFAR参考单元求和及恒虚警率检测方法及装置有效
| 申请号： | 201811115015.7 | 申请日： | 2018-09-25 |
| 公开（公告）号： | CN109343824B | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 毛茅;刘耿烨;李跃星 | 申请（专利权）人： | 广州全界通讯科技有限公司 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张春水;唐京桥 |
| 地址： | 510670 广东省广州市高新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的CFAR参考单元求和及恒虚警率检测方法及装置，本发明通过改进FPGA下的CFAR算法电路，采用技术手段在仅增加少量资源的基础上设置了递归架构的缓存单元，使得递归缓存单元的下级缓存子单元的存储数据为上一级缓存子单元的存储数据与新输入数据之和，并根据新输入数据逐级更新缓存单元中存储的数据，达到了在不需要进行减法运算的前提下，确保参与参考单元求和运算的数据量的效果，从而提高了FPGA下的参考单元数据的求和运算速度。 | ||
| 搜索关键词： | 一种 基于 fpga cfar 参考 单元 求和 恒虚警率 检测 方法 装置 | ||
【主权项】：
1.一种基于FPGA的CFAR参考单元求和方法，其特征在于，包括：S1：当递归缓存单元接收到新的输入数据时，获取所述递归缓存单元中各个缓存子单元的存储数据，其中，所述缓存子单元的数量等于预设的CFAR参考单元的单位长度；S2：根据获取到的所述存储数据，将各个所述缓存子单元中是否存在存储数据为缺省值的未初始缓存子单元中最上层的缓存子单元设为基准缓存子单元；S3：将所述基准缓存子单元的上一级缓存子单元中存储的存储数据与所述输入数据的和值存储于所述基准缓存子单元；S4：判断所述基准缓存子单元是否为所述递归缓存单元中的首级缓存子单元，若是，则执行步骤S5，若否，则将所述基准缓存子单元的上一级缓存子单元设为基准缓存子单元，然后执行步骤S3；S5：判断所述递归缓存单元中各个缓存子单元的存储数据为缺省值的数量是否为零，若是，则执行步骤S6，若否，则返回步骤S1；S6：输出所述递归缓存单元中的末级缓存子单元中的存储数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州全界通讯科技有限公司，未经广州全界通讯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811115015.7/，转载请声明来源钻瓜专利网。
- 上一篇：基于异步控制的浮点数加法器和浮点数的相加方法
- 下一篇：一种约翰逊计数器装置
