[发明专利]FPGA原型验证系统在审
| 申请号： | 201811072493.4 | 申请日： | 2018-09-14 |
| 公开（公告）号： | CN109190276A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 赵玉林;吕平;刘勤让;沈剑良;张霞;汪欣;张波;王盼;朱珂;王锐;张进;李杨;毛英杰;李庆龙;董春雷 | 申请（专利权）人： | 天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 唐维虎 |
| 地址： | 300457 天津市滨海新区经*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种FPGA原型验证系统，所述FPGA原型验证系统包括：至少两个级联的FPGA原型验证板；前一级FPGA原型验证板的高速连接器的I/O端口与后一级FPGA原型验证板的高速连接器的I/O端口连接；前一级FPGA原型验证板的光接口模块的I/O端口与后一级FPGA原型验证板的光接口模块的I/O端口连接。达到了通过高速连接器和光接口模块，可以灵活的进行板级的级联，从而便于进行一些大规模的模块或全芯片原型验证实验，可用互连接口的大幅提高解决了现有方案互连接口少的缺点的技术效果。 | ||
| 搜索关键词： | 验证板 原型 原型验证系统 高速连接器 光接口模块 互连接口 后一级 前一级 级联 技术效果 灵活的 板级 可用 芯片 验证 | ||
【主权项】：
1.一种FPGA原型验证系统，其特征在于，包括：至少两个级联的FPGA原型验证板；前一级FPGA原型验证板的高速连接器的I/O端口与后一级FPGA原型验证板的高速连接器的I/O端口连接；前一级FPGA原型验证板的光接口模块的I/O端口与后一级FPGA原型验证板的光接口模块的I/O端口连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心，未经天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811072493.4/，转载请声明来源钻瓜专利网。
