[发明专利]一种关于CPFSK调制样式的UAT数据链定时同步方法及装置

摘要

本发明公开了一种关于CPFSK调制样式的UAT数据链定时同步方法及装置。本发明的同步方法为：首先计算高倍过采样基带信号的一比特差分序列，然后在其前后各加入长度为NK/2的零值后，以不同的起始位置按照K倍抽取得到K组差分序列；对接收基带信号进行一比特差分运算，得到接收一比特差分序列；再将K组差分序列分别与接收一比特差分序列做互相关运算，得到K个互相关值；最后，从K个互相关值中筛选出互相关值最大的差分序列的序列标识符，作为符号定时偏差的估计结果。同时，本发明还公开了对应该同步方法的同步装置。本发明通过差分运算对传统高倍过采样相关算法进行了改进，提出了一种新的定时同步算法，以使其能够适用于采用CPFSK调制样式的UAT数据链。

主权项

1.一种关于CPFSK调制样式的UAT数据链定时同步方法，其特征在于，包括下列步骤：步骤1：根据所采用的CPFSK调制样式，基于预设同步序列生成本地的高倍过采样基带信号，本地基带信号的过采样倍数为N×K，其中N表示接收基带信号的过采样倍数，K＝2g，g为正整数；计算本地基带信号的一比特差分序列{D_b1[n]|0≤n≤NK(L_p‑1)}；其中n表示采样点，L_p表示前导序列长度，ω_d为数字频偏；表示第n个与第n‑kN个样值点之间的前导码调制相位差，1≤k＜L_p；所述前导码调制相位为：h为调制指数，α_p[i]表示前导序列符号向量α_p的第i个元素，相位成型序列q[n]为：步骤2：在本地基带信号的一比特差分序列{D_b1[n]|0≤n≤NK(L_p‑1)}的前后各加入长度为NK/2的零值，得到序列{D_l1[n]|0≤n＜NKL_p}；步骤3：从{D_l1[n]|0≤n＜NKL_p}中以不同的起始位置按照K倍抽取得到K组差分序列{D_τ[n]|0≤n≤N(L_P‑1)}，其中差分序列标识符τ＝0,…,K‑1，D_τ[n]＝D_l1[Kn+τ]；步骤4：对接收基带信号进行一比特差分运算，得到接收基带信号的一比特差分序列{D_r1[n]|0≤n≤N(L_P‑1)}，其中步骤5：将K组差分序列{D_τ[n]|0≤n≤N(L_P‑1)}分别与当前接收基带信号的一比特差分序列{D_r1[n]|0≤n≤N(L_P‑1)}做互相关运算，得到K个互相关值再从K个互相关值cor[τ]中筛选出互相关值cor[τ]最大的差分序列的序列标识符τ，作为符号定时偏差的估计结果。