[发明专利]一种配置DSP初始化的方法在审

专利信息
申请号: 201810977634.0 申请日: 2018-08-24
公开(公告)号: CN109324995A 公开(公告)日: 2019-02-12
发明(设计)人: 李建华;谢锦涛;蓝武;胡朝纲;李浔;刘昌健;彭云龙;游彬;胡逸;曹珊 申请(专利权)人: 江西洪都航空工业集团有限责任公司
主分类号: G06F15/177 分类号: G06F15/177;G06F1/24
代理公司: 中国航空专利中心 11008 代理人: 高霖
地址: 330024 江西省*** 国省代码: 江西;36
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种配置DSP初始化的方法,采用嵌入式的FPGA+DSP架构,FPGA在DSP工作前完成对DSP初始化配置,包括DSP电源初始化、时钟初始化、复位初始化和DSP启动模式配置的步骤。本发明的一种配置DSP初始化的方法,采用FPGA可编程的特性,可以配置不同DSP初始化需求,能够节约外部硬件资源,且实现比较简单。
搜索关键词: 初始化 配置 初始化配置 电源初始化 时钟初始化 启动模式 外部硬件 可编程 配置的 嵌入式 复位 节约
【主权项】:
1.一种配置DSP初始化的方法,采用嵌入式的FPGA+DSP架构,FPGA在DSP工作前完成对DSP初始化配置,具体包括以下步骤:1)DSP电源初始化1.1)在FPGA和DSP之间,采用芯片UCD9222,UCD9222实时监测DSP内部工作的电压、电流、温度反馈的状态,根据DSP反馈的状态信息,转发至FPGA,FPGA计算出电压、电流、温度调整值,通过UCD9222自动调节DSP的供电电压;1.2)在FPGA和DSP之间,还配置有多种规格的电源芯片,FPGA根据DSP时序图依次向各电源芯片发出使能信号,控制各电源芯片依次向DSP供电;2)时钟初始化在FPGA和DSP之间设置时钟芯片CDCE62005,FPGA通过SPI接口配置时钟芯片CDCE62005的寄存器,产生两路的差分时钟输出,完成DSP初始化需要的时钟配置;3)复位初始化FPGA通过IO依次向DSP发送特定的时序,控制DSP的复位;4)DSP启动模式配置FPGA通过IO依次向DSP发送特定的值,控制DSP的启动模式。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江西洪都航空工业集团有限责任公司,未经江西洪都航空工业集团有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810977634.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top