[发明专利]锁存器

摘要

本发明公开了一种锁存器，由一个储存单元、4个传输门和一个穆勒C单元组成；存储单元由3组2P1N型反相器和3组1P2N型反相器组成，每组2P1N型反相器由两个PMOS晶体管和一个NMOS晶体管串联组成，每组1P2N型反相器由一个PMOS晶体管和两个NMOS晶体管串联组成，存储单元共有6个存储节点；穆勒C单元中的第十PMOS晶体管～第十三PMOS晶体管和第十NMOS晶体管～第十三NMOS晶体管依次串联，第十三PMOS晶体管的漏极与第十NMOS晶体管的漏极相连接，其连接的节点作为锁存器的输出端Q；四个传输门的输入端作为锁存器的数据输入端，第四传输门的输出端与Q端相连接。本发明能够抵抗两位节点翻转，拦截存储单元传输的软错误。

主权项

1.一种锁存器，其特征在于，由一个储存单元、4个传输门和一个穆勒C单元构成；CLK为时钟信号，CLKB为CLK经过一级反相器得到的时钟信号；所述存储单元由3组2P1N型反相器和3组1P2N型反相器组成，每组2P1N型反相器由两个PMOS晶体管和一个NMOS晶体管串联组成，每组1P2N型反相器由一个PMOS晶体管和两个NMOS晶体管串联组成；每组反相器中第一个PMOS晶体管源极与电源电压端VDD相连接，最后一个NMOS晶体管的源极接地，每组反相器中PMOS晶体管的漏极与NMOS晶体管的漏极相连接的节点为存储节点；第一组2P1N型反相器由第七PMOS晶体管、第一PMOS晶体管和第一NMOS晶体管串联组成，其中的存储节点记为S1；第一组1P2N型反相器由第二PMOS晶体管、第七NMOS晶体管和第二NMOS晶体管串联组成，其中的存储节点记为S2；第二组2P1N型反相器由第八PMOS晶体管、第三PMOS晶体管和第三NMOS晶体管串联组成，其中的存储节点记为S3；第二组1P2N型反相器由第四PMOS晶体管、第八NMOS晶体管和第四NMOS晶体管串联组成，其中的存储节点记为S4；第三组2P1N型反相器由第九PMOS晶体管、第五PMOS晶体管和第五NMOS晶体管串联组成，其中的存储节点记为S5；第三组1P2N型反相器由第六PMOS晶体管、第九NMOS晶体管和第六NMOS晶体管串联组成，其中的存储节点记为S6；第二PMOS晶体管的栅极、第六NMOS晶体管和第八NMOS晶体管的栅极与所述存储节点S1相连接；第五PMOS晶体管的栅极、第八PMOS晶体管的栅极和第一NMOS晶体管NM1的栅极所述存储节点S2相连接；第四PMOS晶体管的栅极、第二NMOS晶体管的栅极和第九NMOS晶体管的栅极与存储存储节点S3相连接；第一PMOS晶体管PM1的栅极、第九PMOS晶体管的栅极和第三NMOS晶体管的栅极与所述存储节点S4相连接；第六PMOS晶体管的栅极、第四NMOS晶体管的栅极和第七NMOS晶体管的栅极与所述存储节点S5相连接；第三PMOS晶体管的栅极、第七PMOS晶体管的栅极和第五NMOS晶体管的栅极与存储节点S6相连接；所述穆勒C单元由第十PMOS晶体管～第十三PMOS晶体管和第十NMOS晶体管～第十三NMOS晶体管依次串联组成；其中，第十PMOS晶体管的源极与电源电压端相连接，第十三PMOS晶体管的漏极与第十NMOS晶体管的漏极相连接的节点作为锁存器的输出端Q，第十三NMOS晶体管的源极接地，第十三PMOS晶体管的栅极输入时钟信号CLK，第十NMOS晶体管的栅极输入时钟信号CLKB，第十PMOS晶体管的栅极和第十三NMOS晶体管的栅极与存储节点S2相连接，第十一PMOS晶体管的栅极和第十二NMOS晶体管的栅极与存储节点S4相连接，第十二PMOS晶体管的栅极和NMOS第十一晶体管的栅极与存储节点S6相连接；在输出端Q连接一保持器，在存储单元中发生单粒子翻转时，用于消除在输出端产生的高阻态。所述四个传输门的输入端相连接，作为锁存器的数据输入端D，其控制端输入时钟信号CLK，反相控制端输入时钟信号CLKB；第一传输门的输出端与存储节点S1相连接，第二传输门的输出端与存储节点S3相连接，第三传输门的输出端与存储节点S5相连接，第四传输门的输出端与锁存器的输出端Q相连接。