[发明专利]一种细粒度延迟输出控制的电路和方法在审
| 申请号： | 201810868335.3 | 申请日： | 2018-08-02 |
| 公开（公告）号： | CN109088622A | 公开（公告）日： | 2018-12-25 |
| 发明（设计）人： | 许文;徐兴利;赵妍;李明春;何玉樟;陈政 | 申请（专利权）人： | 深圳市精嘉微电子有限公司 |
| 主分类号： | H03K5/131 | 分类号： | H03K5/131 |
| 代理公司： | 浙江永鼎律师事务所 33233 | 代理人： | 陆永强 |
| 地址： | 518000 广东省深圳市南山区粤*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出。 | ||
| 搜索关键词： | 延迟 注入单元 延迟信号 细粒度 插值电路 寄存器组 延迟输出 级联 电路 模拟信号选择 数字电路控制 系统同步时钟 差分信号 单端信号 接收延迟 模拟信号 输出延迟 信号控制 一路信号 输出 锁存器 分压 转换 | ||
【主权项】：
1.一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出；所述由P信号控制在这N个模拟信号选择出一路信号进行输出的信号在保持阶段可通过锁存指示LATCH_EN控制而被输出进锁存器LATCH锁存，在锁存阶段，前级电路可以动作而实现其他目的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市精嘉微电子有限公司，未经深圳市精嘉微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810868335.3/，转载请声明来源钻瓜专利网。
