[发明专利]半导体制作方法在审
| 申请号: | 201810808581.X | 申请日: | 2018-07-20 |
| 公开(公告)号: | CN109860050A | 公开(公告)日: | 2019-06-07 |
| 发明(设计)人: | 李筠;李振铭;柯忠廷;杨复凯;王美匀 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/8234 |
| 代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳;宋洋 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 提供一种半导体制作方法,其包括:提供一装置结构,其具有隔离结构、与隔离结构相邻的鳍状物、鳍状物与隔离结构上的多个栅极结构;该装置结构还具有位于隔离结构与鳍状物之上以及栅极结构之间的一个或多个介电层、鳍状物上的第一接点孔、以及隔离结构上的第二接点孔。该方法还包括沉积一保护层并以等离子体处理该保护层,使第一接点孔中的保护层与第二接点孔中的保护层在蚀刻工艺中具有不同的蚀刻选择性;以及蚀刻保护层,以蚀刻穿过第一接点孔的下表面上的保护层,但不蚀刻穿过第二接点孔的下表面上的保护层。该方法能够避免在接点结构底部形成空洞,进而提高接点结构的使用可靠性。此外,该方法能够简化工艺,且易于整合至现有的半导体工艺中。 | ||
| 搜索关键词: | 保护层 隔离结构 鳍状物 蚀刻 半导体制作 接点结构 栅极结构 装置结构 下表面 等离子体处理 穿过 半导体工艺 蚀刻保护层 蚀刻选择性 蚀刻工艺 介电层 整合 沉积 空洞 | ||
【主权项】:
1.一种半导体制作方法,包括:提供一装置结构,该装置结构具有一隔离结构、与该隔离结构相邻的一鳍状物、以及该鳍状物与该隔离结构上的多个栅极结构;该装置结构还包括位于该隔离结构与该鳍状物之上以及所述多个栅极结构之间的一个或多个介电层、该鳍状物上的一第一接点孔、以及该隔离结构上的一第二接点孔;沉积一保护层,其至少覆盖该第一接点孔与该第二接点孔的下表面与侧壁表面;以等离子体处理该保护层,使该第一接点孔的下表面上的该保护层与该第二接点孔的下表面上的该保护层在一蚀刻工艺中具有不同的蚀刻选择性;以及对该保护层进行该蚀刻工艺,以蚀刻穿过该第一接点孔的下表面上的该保护层,但不蚀刻穿过该第二接点孔的下表面上的该保护层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810808581.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





