[发明专利]快闪存储器的制造方法有效
申请号: | 201810800637.7 | 申请日: | 2018-07-20 |
公开(公告)号: | CN108899321B | 公开(公告)日: | 2020-09-15 |
发明(设计)人: | 陈宏;曹子贵;王卉 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517;H01L27/11524;H01L27/11529 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种快闪存储器的制造方法,无需增加额外的光罩,也无需刻蚀工艺,可在刻蚀所述存储区的层间介质层之前增加一道对所述层间介质层进行顶面平坦化的工艺,以消除沉积的层间介质层因浅沟槽隔离结构的高度差而产生的凹坑,进而避免了在形成存储区的源线多晶硅层时在外围区上产生源线多晶硅层残留的现象;或者,也可在形成填充于所述开口中的源线多晶硅层之后,增加一道对所述层间介质层进行顶面平坦化的工艺,以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平,由此可以同时去除外围区上的源线多晶硅层残留。 | ||
搜索关键词: | 闪存 制造 方法 | ||
【主权项】:
1.一种快闪存储器的制造方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上依次形成浮栅氧化层以及浮栅多晶硅层,并刻蚀所述浮栅多晶硅层、浮栅氧化层以及部分厚度的半导体衬底,以形成浅沟槽;形成填充于所述浅沟槽中的浅沟槽隔离结构,所述浅沟槽隔离结构将所述半导体衬底划分为存储区和外围区,且所述浅沟槽隔离结构的顶面高于所述浮栅多晶硅层的顶面;在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积层间介质层;刻蚀所述存储区的层间介质层、浮栅多晶硅层和浮栅氧化层,直至暴露出下方的半导体衬底表面,以形成开口;在所述开口的内侧壁上形成侧墙,并形成填充于所述开口中的源线多晶硅层;以及,在刻蚀所述存储区的层间介质层之前,或者,在形成填充于所述开口中的源线多晶硅层之后,对所述层间介质层进行顶面平坦化,以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810800637.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的