[发明专利]一种自调零运算放大器

摘要

一种自调零运算放大器，属于模拟集成电路技术领域。包括运算放大模块和自调零模块，运算放大模块包括一对差分输入对管，差分输入对管的栅极分别作为自调零运算放大器的正向输入端和负向输入端，运算放大模块的输出端作为自调零运算放大器的输出端；自调零模块通过控制各个开关管的导通和关断控制自调零运算放大器的输出信号、共模信号和电源电压接入自调零模块，利用电容的充放电实现自调零功能，提高了运算放大器的精度；一些实施例中通过增加使能模块用于降低运算放大器的功耗，使用动态电容补偿调节保证了运算放大器的稳定性；本方法提出的自调零运算放大器可以用于可编程增益运算放大器中实现其自身的失调校准。

主权项

1.一种自调零运算放大器，包括运算放大模块，所述运算放大模块包括第一开关管和第二开关管构成的差分输入对管，第一开关管的栅极作为所述自调零运算放大器的负向输入端，第二开关管的栅极作为所述自调零运算放大器的正向输入端，所述运算放大模块的输出端作为所述自调零运算放大器的输出端；其特征在于，所述自调零运算放大器还包括自调零模块，所述自调零模块包括第一电容(C1)、第三电容(C3)、第一NMOS管(MS1)、第二NMOS管(MS2)、第三NMOS管(MS5)、第四NMOS管(MS6)、第五NMOS管(MS7)、第六NMOS管(MS8)、第七NMOS管(MS9)、第八NMOS管(MS13)、第九NMOS管(MS14)、第十NMOS管(MS17)、第十一NMOS管(MS18)、第十二NMOS管(MS19)、第十三NMOS管(MS20)、第十四NMOS管(MS21)、第一PMOS管(MPAZ1)、第二PMOS管(MPAZ2)、第三PMOS管(MS3)、第四PMOS管(MS4)、第五PMOS管(MS10)、第六PMOS管(MS11)、第七PMOS管(MS12)、第八PMOS管(MS15)、第九PMOS管(MS16)、第十PMOS管(MS22)、第十一PMOS管(MS23)、第十二PMOS管(MS24)和第十三PMOS管(M54)，第十三PMOS管(M54)的栅极连接第一偏置电压，其源极连接电源电压(AVDD)，其漏极连接第一PMOS管(MPAZ1)和第二PMOS管(MPAZ2)的源极；第一控制信号(ON1)连接第一NMOS管(MS1)、第三PMOS管(MS3)、第九NMOS管(MS14)和第八PMOS管(MS15)的栅极；所述第一控制信号(ON1)的反相信号(ON1_N)连接第二NMOS管(MS2)、第四NMOS管(MS6)、第八NMOS管(MS13)和第十一NMOS管(MS18)的栅极；第二控制信号(ON)连接第六NMOS管(MS8)、第五PMOS管(MS10)、第七PMOS管(MS12)、第十三NMOS管(MS20)、第十PMOS管(MS22)和第十二PMOS管(MS24)的栅极；所述第二控制信号(ON)的反相信号(ON_N)连接第五NMOS管(MS7)、第七NMOS管(MS9)、第六PMOS管(MS11)、第十二NMOS管(MS19)、第十四NMOS管(MS21)和第十一PMOS管(MS23)的栅极；第三控制信号(AZ_ON)连接第四PMOS管(MS4)、第三NMOS管(MS5)、第九PMOS管(MS16)和第十NMOS管(MS17)的栅极；第一NMOS管(MS1)的漏极连接第二NMOS管(MS2)的漏极并连接所述运算放大模块的输出端，其源极连接第二NMOS管(MS2)的源极、第六NMOS管(MS8)的漏极、第六PMOS管(MS11)的源极、第五NMOS管(MS7)的源极和漏极以及第五PMOS管(MS10)的源极和漏极；第三PMOS管(MS3)的源极连电源电压(AVDD)，其漏极连接第四PMOS管(MS4)的源极；第三NMOS管(MS5)的漏极连接第四PMOS管(MS4)的漏极，其源极连接第四NMOS管(MS6)的漏极；第四NMOS管(MS6)和第十一NMOS管(MS18)的源极连接共模电压(VCM)；第一PMOS管(MPAZ1)的栅极连接第六NMOS管(MS8)的源极、第六PMOS管(MS11)的漏极、第七NMOS管(MS9)的源极和漏极以及第七PMOS管(MS12)的源极和漏极并通过第一电容(C1)后接地(GND)，其漏极连接第一开关管的漏极；第八NMOS管(MS13)的漏极连接第九NMOS管(MS14)的漏极并连接所述共模电压(VCM)，其源极连接第九NMOS管(MS14)的源极、第十三NMOS管(MS20)的漏极、第十一PMOS管(MS23)的源极、第十四NMOS管(MS21)的源极和漏极以及第十二PMOS管(MS24)的源极和漏极；第八PMOS管(MS15)的源极连电源电压(AVDD)，其漏极连接第九PMOS管(MS16)的源极；第十NMOS管(MS17)的漏极连接第九PMOS管(MS16)的漏极，其源极连接第十一NMOS管(MS18)的漏极；第二PMOS管(MPAZ2)的栅极连接第十三NMOS管(MS20)的源极、第十一PMOS管(MS23)的漏极、第十二NMOS管(MS19)的源极和漏极以及第十PMOS管(MS22)的源极和漏极并通过第三电容(C3)后接地(GND)，其漏极连接第二开关管的漏极。