[发明专利]一种基于改进的DAPUF电路的轻量级认证体系

摘要

本发明公开了一种基于改进的DAPUF电路的轻量级认证体系。该认证体系分为注册阶段和认证阶段。在注册阶段，通过改进的DAPUF为认证的FPGA制造商、系统开发者、IP核制造商和终端使用者四个部分生成稳定的唯一身份识别特征值ID，作为认证参考标准；在认证阶段，各部分之间通过特征值ID进行通讯，将入访者的特征值ID和参考标准ID对比进行初步认证，之后入访者通过嵌入在FPGA器件上的PUF响应控制嵌入在IP核的状态机FSM获得最终的访问权限licenses，实现特定IP和产品在特定FPGA器件上实现的保护。本发明具有资源消耗低、稳定性强、抗攻击性强、安全度高，实现简单和适用范围广等优点。

主权项

1.一种基于改进的DAPUF电路的轻量级认证体系，其特征在于：该认证体系包括四个模块：FPGA制造商、系统开发者、IP核制造商和终端使用者，且该认证体系分为两个阶段：注册阶段和认证阶段；在注册阶段，通过改进的DAPUF电路为前述四个模块生成唯一稳定的身份识别特征值ID，作为认证参考标准，在认证阶段，四个模块之间通过身份识别特征值ID进行通讯，将入访者的特征值ID与所述认证参考标准对比进行初步认证，之后入访者通过嵌入在FPGA器件上的PUF响应控制嵌入在IP核的状态机FSM获得最终的访问权限licenses，实现特定IP在特定FPGA器件上实现的保护；所述改进的DAPUF电路包括三个部分：两组由MUX组成的对称延时链路、6个仲裁器和控制逻辑电路，其中一组对称延时链路包含延时链路A和延时链路B，另一组对称延时电路包含延时链路C和延时链路D，这4条延时链路的输出响应两两组合，分别输入6个仲裁器，判断出相应两条延时链路的输出顺序，控制逻辑电路根据6个仲裁器的输出来判断高可靠性PUF响应、可靠性PUF响应和不可靠性响应，当延时链路A与B相隔两个电路输出时，对应的PUF响应为高可靠性PUF响应，当延时链路A与B相隔一个电路输出时，对应的PUF响应为可靠性PUF响应，当延时链路A与B相邻输出时，对应的PUF响应为不可靠性响应，剔除不可靠性响应。