[发明专利]一种基于CMOS的指数波形电流产生电路有效

专利信息
申请号: 201810597747.8 申请日: 2018-06-11
公开(公告)号: CN108563277B 公开(公告)日: 2020-04-17
发明(设计)人: 刘旭;吴祖亚;王文思;侯立刚 申请(专利权)人: 北京工业大学
主分类号: G05F1/56 分类号: G05F1/56
代理公司: 北京思海天达知识产权代理有限公司 11203 代理人: 张慧
地址: 100124 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于CMOS的指数波形电流产生电路,通过对一组PMOS(P型金属氧化物半导体)或NMOS(N型金属氧化物半导体)晶体管的栅极施加特定的电压,使晶体管工作在饱和区,从而令这组晶体管的漏极输出电流之和随时间呈现出近似指数变化的波形。使用这种方法得到的指数波形电流产生电路与传统的基于单个工作在亚阈值状态下的晶体管的指数波形电流产生电路相比,具有更强的驱动能力,并且产生更精确的指数波形输出电流。指数波形的时间常数可由电路中的电容、栅极预设电压、与栅极连接的电流源的大小数值、以及晶体管阈值电压来确定。这种指数波形电流产生电路成本低,精度高,驱动能力强。
搜索关键词: 一种 基于 cmos 指数 波形 电流 产生 电路
【主权项】:
1.一种基于CMOS的指数波形电流产生电路,其特征在于,包括恒流源(100)、预充电容(101)、第二输出晶体管(102)、第一输出晶体管(103)和预设电压电路(105),预设电压电路(105)的输出端分别与预充电容(101)的上级板和一个MOS晶体管电容(104)的上极板相连;其中,第一输出晶体管(103)的漏极与第二输出晶体管(102)的漏极相连,第一输出晶体管(103)和第二输出晶体管(102)的漏极合并产生总输出电流,第一输出晶体管(103)的栅极与一个MOS晶体管电容(104)的上极板,即MOS晶体管电容(104)的栅极相连,MOS晶体管电容(104)的下极板,即MOS晶体管电容(104)的漏极、源极、衬底均接地;第一输出晶体管(103)的源极接地;第二输出晶体管(102)的栅极、预充电容(101)的上极板和恒流源(100)的阴极相连;第二输出晶体管(102)的源极、预充电容(101)的下极板、和恒流源(100)的阳极接地。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810597747.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top