[发明专利]自对准双重图形的制造方法及半导体器件的制造方法有效
| 申请号： | 201810583103.3 | 申请日： | 2018-06-05 |
| 公开（公告）号： | CN110571139B | 公开（公告）日： | 2021-10-01 |
| 发明（设计）人： | 张海洋;刘少雄;钟伯琛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/3213 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种自对准双重图形的制造方法及半导体器件的制造方法，考虑在半导体衬底上形成的目标刻蚀层的工艺的负面影响，将形成的目标刻蚀层的厚度等数据反馈到后续对所述目标刻蚀层进行刻蚀的过程中，可以更精确的控制目标刻蚀层的刻蚀效果，从而能够改善目标刻蚀层上获得的图形的关键尺寸均匀性，提高制得的半导体器件的性能和良率；进一步的，考虑光刻工艺的负面影响，根据光刻后关键尺寸以及刻蚀保护层、覆盖层等的厚度及时调整光刻工艺条件，从而改善了最终形成的芯模的形貌，进而进一步改善了目标刻蚀层上获得的图形的关键尺寸的均匀性。 | ||
| 搜索关键词： | 对准 双重 图形 制造 方法 半导体器件 | ||
【主权项】：
1.一种自对准双重图形的制造方法，其特征在于，包括以下步骤：/n提供一半导体衬底，在所述半导体衬底上依次形成目标刻蚀层、硬掩膜层以及芯模材料层，并获取所述目标刻蚀层的厚度；/n图形化所述芯模材料层，以形成相互分离的多个芯模；/n在所述芯模的侧壁上形成侧墙；/n去除所述芯模，并以所述侧墙为掩膜，刻蚀硬掩膜层，以形成图形化的硬掩膜层；/n去除所述侧墙，并以所述图形化的硬掩膜层为掩膜，根据所述目标刻蚀层的厚度来对所述目标刻蚀层进行刻蚀，以在所述目标刻蚀层中形成所需图形。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810583103.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
