[发明专利]一种交错并联型PFC电路

摘要

本发明公开了一种交错并联型PFC电路，包括芯片U4，U5，U6，电阻R55‑R93，电容C20‑C51。本发明的Boost PFC电路电流纹波小，减小了开关器件应力和升压电感尺寸。采用本发明的技术方案，从而能够克服传统功率因数校正电路Boost电感大，输出功率小，电路的开关器件承受电流和电压大，电流纹波大等缺点。

主权项

1.一种交错并联型PFC电路，其特征在于，包括芯片U4，U5，U6，电阻R55‑R93，电容C20‑C51；芯片U4的1脚，13脚和电容C20，C31的一端，电阻R68的一端相连接；芯片U4的2脚和PWM1的相连接；芯片U4的3脚，芯片U5的3脚，芯片U6的3脚和电容C21的一端，电阻R55的一端相连接，电阻R55的另一端和电容C22的一端相连接；芯片U4的4脚，芯片U5的4脚，芯片U6的4脚和电阻R57，R56的一端相连接；电阻R56的另一端和电容C23的一端相连接；电容C23的另一端和输入Vout相连接；芯片U4的5脚，芯片U5的5脚，芯片U6的5脚和电阻R58，R59的一端相连接，电阻R58的另一端和输入端VIN相连接；芯片U4的6脚，芯片U5的6脚，芯片U6的6脚和电容C24的一端，电阻R60的一端相连接；芯片U4的7脚和电阻R61的一端相连接；芯片U4的8脚和电阻R65的一端相连接，电阻R65的另一端和电阻R66，R67的一端，电容C28的一端相连接；芯片U4的9脚和电阻R62的一端相连接，电阻R62的另一端和电阻R63，R64的一端，电容C25的一端相连接；芯片U4的10脚，芯片U5的10脚，芯片U6的10脚和电阻R68的另一端，电阻R69的一端；芯片U4的11脚和电阻R76的一端，电容C36的一端相连接，电阻R76的另一端和电容C39的一端相连接；芯片U4的12脚和电阻R79的一端，电容C42的一端相连接，电阻R79的另一端和电容C45的一端相连接；芯片U4的14脚和输出端GDA1相连；芯片U4的15脚和电容C32的一端连接于12V；芯片U4的17脚和输出端GDB1相连；芯片U4的18脚，芯片U5的18脚，芯片U6的18脚和电容C35的一端相连接；芯片U4的19脚和电阻R70的一端相连接；芯片U4的20脚和电阻R73的一端相连接；芯片U5的1脚，13脚和电容C48，C49的一端相连接；芯片U5的2脚和PWM2的相连接；芯片U5的7脚和电阻R94的一端相连接；芯片U5的8脚和电阻R85的一端相连接，电阻R85的另一端和电阻R86，R87的一端，电容C29的一端相连接；芯片U5的9脚和电阻R82的一端相连接，电阻R82的另一端和电阻R83，R84的一端，电容C26相连接；芯片U5的11脚和电阻R77的一端，电容C37的一端相连接，电阻R77的另一端和电容C40的一端相连接；芯片U5的12脚和电阻R80的一端，电容C43的一端相连接，电阻R80的另一端和电容C46的一端相连接；芯片U55的14脚和输出端GDA2相连；芯片U5的15脚和电容C33的一端连接于12V；芯片U5的17脚和输出端GDB2相连；芯片U5的19脚和电阻R71的一端相连接；芯片U5的20脚和电阻R74的一端相连接；芯片U6的1脚，13脚和电容C50，C51的一端相连接；芯片U6的2脚和PWM3的相连接；芯片U6的7脚和电阻R95的一端相连接；芯片U6的8脚和电阻R91的一端相连接，电阻R91的另一端和电阻R92，R93的一端，电容C28的一端相连接；芯片U6的9脚和电阻R88的一端相连接，电阻R88的另一端和电阻R89，R90的一端，电容C27的一端相连接；芯片U6的11脚和电阻R78的一端，电容C38的一端相连接，电阻R78的另一端和电容C41的一端相连接；芯片U6的12脚和电阻R81的一端，电容C44的一端相连接，电阻R81的另一端和电容C47的一端相连接；芯片U5的14脚和输出端GDA3相连；芯片U6的15脚和电容C34的一端连接于12V；芯片U6的17脚和输出端GDB3相连；芯片U6的19脚和电阻R72的一端相连接；芯片U6的20脚和电阻R75的一端相连接；电容C20‑C51的另一端和电阻R57，R59‑R61，R94，R95，R63，R64，R66，R67，R69，R73‑R75，R83‑R92，的另一端连接到GND；所述芯片U4，U5，U6为UCC28070。