[发明专利]一种时钟管理电路及基于该电路的服务级芯片在审
| 申请号： | 201810533146.0 | 申请日： | 2018-05-29 |
| 公开（公告）号： | CN108762374A | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 李红桥;张海金;赵翠华;张洵颖;崔媛媛;田超 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F1/24;H03L7/18;H03L7/07 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 杨博 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种时钟管理电路及基于该电路的服务级芯片，包括时钟管理电路，其特征在于，包括使用三个分频电路对输入时钟信号进行分频，且三个分频电路的输出结果经过三模判决后的时钟信号输入给锁相环；其中锁相环还设置有四选一选择器，四选一选择器通过时钟管理电路的PAD_CONF端口输入信息，并且输出对应的锁相环倍频系数。通过小规模的电路结构降低时钟管理电路对锁相环的选择要求，提高了加固锁相环的通配性和集成灵活性，并针对高可靠的应用需求。相应的提高了服务级芯片中时钟管理单元对锁相环的集成能力，同时保证了时钟管理单元的可靠性。 | ||
| 搜索关键词： | 时钟管理电路 服务级 锁相环 相环 时钟管理单元 分频电路 芯片 选择器 对锁 电路 时钟信号输入 倍频系数 电路结构 端口输入 集成能力 输出结果 输入时钟 应用需求 高可靠 加固锁 通配性 分频 三模 输出 判决 保证 | ||
【主权项】：
1.一种时钟管理电路，其特征在于，包括使用三个分频电路对输入时钟信号进行分频，且三个分频电路的输出结果经过三模判决后的时钟信号输入给锁相环；其中锁相环还设置有四选一选择器，四选一选择器通过时钟管理电路的PAD_CONF端口输入信息，并且输出对应的锁相环倍频系数；所述锁相环输出的倍频信号与输入时钟信号均接入一个逻辑控制单元，逻辑控制单元通过时钟管理电路的Bypass端口控制该时钟管理电路输出倍频信号或输入时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810533146.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种驱动信号发生系统及方法
- 下一篇：笔记本电脑及笔记本电脑合盖系统
