[发明专利]SOI衬底、半导体器件及其形成方法有效
申请号: | 201810343686.2 | 申请日: | 2018-04-17 |
公开(公告)号: | CN108682649B | 公开(公告)日: | 2021-02-05 |
发明(设计)人: | 陈达 | 申请(专利权)人: | 中芯集成电路(宁波)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L29/06 |
代理公司: | 北京思创大成知识产权代理有限公司 11614 | 代理人: | 张清芳 |
地址: | 315803 浙江省宁波市北*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了SOI衬底、半导体器件及其形成方法。该半导体器件包括:SOI衬底,该SOI衬底的顶层硅与氧化层的接触面上存在凹陷区域,所述凹陷区域位于有源区;位于顶层硅中的隔离结构;位于顶层硅上方的栅极结构,该栅极结构包括:栅极,以及位于栅极两侧顶层硅中的源区和漏区;覆盖所述顶层硅、所述栅极结构以及所述侧壁的层间电介质层;位于所述凹陷区域上方并贯穿所述层间电介质层和所述顶层硅的孔;填充所述凹陷区域的石墨层以及填充所述孔的石墨柱。根据本发明有利于抑制SOI结构的浮体效应。 | ||
搜索关键词: | soi 衬底 半导体器件 及其 形成 方法 | ||
【主权项】:
1.一种SOI衬底的形成方法,其特征在于,包括:提供第一硅衬底,所述第一硅衬底具有隐埋的氢注入层;对所述第一硅衬底的第一表面进行刻蚀以形成凹陷区域,所述凹陷区域位于有源区,所述刻蚀未到达所述氢注入层;对所述第一硅衬底的所述第一表面与第二硅衬底的氧化层表面进行键合,所述第二硅衬底包括底硅层和位于所述底硅层上方的氧化层;对所述氢注入层执行退火操作以剥离所述第一硅衬底中未键合一侧的硅层,所述第一硅衬底中与所述第二硅衬底的氧化层表面键合的一侧的硅层作为所述SOI衬底的顶层硅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯集成电路(宁波)有限公司,未经中芯集成电路(宁波)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810343686.2/,转载请声明来源钻瓜专利网。
- 上一篇:切割晶圆的方法及半导体芯片
- 下一篇:表面平坦化方法及半导体多层互连结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造