[发明专利]一种抗高阶差分功耗攻击的AES硬件实现方法

摘要

本发明属于集成电路技术领域，具体涉及一种抗高阶差分功耗攻击的AES硬件实现方法。本发明的核心思想是将复杂的非线性的Sbox分解为低维度的非线性部分和线性部分，从而减少对非线性部分加掩的复杂性。本发明的有益效果为，本发明具有抗d阶DPA攻击的效果，并且无任何的低阶泄露；算法的复杂的较低，线性部分只有O(d)，非线性部分只有O(d(d‑1))；并且本方法极其适合专用集成电路(ASIC)实现，非常容易就可以用折叠和插入流水的算法让其适用于不同速率的场景。 1

主权项

1.抗高阶差分功耗攻击的AES硬件实现方法，其特征在于，包括以下步骤：

a、将AES的加密的输入明文x分为d+1个随机变量的异或和：

x＝x₀+x₁+…+x_d   (1)

b、对于AES加密电路中的行移位、列混淆和轮秘钥加的模块，按照线性函数进行抗d阶加掩：

addRound(x)＝addRound(x₀)+addRound(x₁)+…+addRound(x_d)   (2)

shiftRows(x)＝shiftRows(x₀)+shiftRows(x₁)+…+shiftRows(x_d)   (3)

mixColumns(x)＝mixColumns(x₀)+mixColumns(x₁)+…+mixColumns(x_d)   (4)

其中，shiftRows代表AES电路的行移位，mixColumns代表AES电路的列混淆，addRoundKey代表AES电路的轮密钥加；

c、对非线性部分Sbox，将其分解为低维度的非线性部分和线性部分，具体为：

c1、将Sbox分解为仿射变换Af以及GF(2⁸)域的乘法逆Inv：

Sbox(x)＝Af(Inv(x))   (5)

c2、仿射变换Af是线性运算，采用下式进行加掩：

Af(x)＝Af(x₀+x₁+…+x_d)   (6)

c3、将GF(2⁸)域的乘法逆运算降维到GF((2⁴)²)域，降维之后获得线性部分GF(2⁸)域映射、GF(2⁴)的常量乘法×λ以及加法，非线性部分GF(2⁴)的乘法逆Inv4和乘法Mult，线性部分的加掩与前述步骤同理；

c4、GF(2⁴)的乘法Mult的加掩过程如下：

c41、设置a，b分别是两个乘数，a＝a₀+a₁+…+a_d，b＝b₀+b₁+…+b_d；

c42、设置参数i，从i＝0到d，迭代执行步骤c43：

c43、设置参数j，从j＝i+1到d，迭代执行：

r_i,j←rand(n)

r_j,i←(r_j,i⊕a_ib_j)⊕a_jb_i

其中r为随机数，n是随机数种子；

c44、从i＝0到d，迭代执行：

c_i←a_jb_i

c为a和b乘积的中间变量；

c45、从i＝0到d，在约束条件j≠i下，迭代执行：

c_i←c_i⊕r_j,i

c5、GF(2⁴)的乘法逆加掩如下式：

x^‑1＝x¹⁴＝x²x⁴x⁸   (7)

x²，x⁴，x⁸是线性的，采用线性加掩方式。