[发明专利]一种大规模多输入输出无线信道仿真仪

摘要

本发明属于电子信息技术领域，尤其涉及一种大规模多输入输出无线信道仿真仪及相位自动校准的实现方法，包括：多个信号处理板、信号交换板、频率综合源板、主控板、背板、电源、显示终端和录入终端，本发明解决了单台设备对32*8的MIMO仿真，简化了测试系统的复杂性，提高了工作效率，其具备有单台设备具备64个输入输出通道、支持32*8规模的Massive MIMO仿真、输入信号相位不需要借助外部仪表就可实现校准、各个通道数据间的大流量数据交换的功能。

主权项

1.一种大规模多输入输出无线信道仿真仪，其特征在于包括：多个信号处理板、信号交换板、频率综合源板、主控板、背板、电源、显示终端和录入终端，所述频率综合源板为信号处理板提供本振信号，所述信号交换板完成多个信号处理板之间的数据交换，所述每个信号处理板包含八个输入输出双工通道，所述输入输出双工通道包括一个高隔离度功分器、一个IQ解调器、一个ADC、一个DAC、一个IQ调制器和一个大动态时延控制模块，所述的八个输入输出双工通道共用一个信号处理器FPGA，所述信号处理板的数量为八个；当输入输出双工通道数量不大于8个通道时，大流量数据交换在信号处理板内处理，输入信号经过FPGA处理后，按照逻辑分配直接进行输出，当输入输出双工通道数量不大于16通道时，大流量数据交换在两个信号处理板间进行，第一块数字信号处理板的FPGA处理完成后，通过高速收发器传输到第二块数字信号处理板的FPGA，经过第二块数字信号处理板的FPGA处理后再输出，当输入输出双工通道大于16通道时，大流量数据交换需要使用信号交换板，即信号处理板的FPGA完成数据处理后，将信号通过FPGA传输到数字交换板，信号交换板完成对齐后，将信号处理板的信号传输到其他信号处理板，从而实现通道间的数据交换；所述无线信道仿真仪安装有相位自动校准系统，所述相位自动校准系统的实现方法为：1）所述多个信号处理板的信号处理FPGA产生连续波数字信号，输出到DAC，经过DAC转换后形成I、Q两路信号，通过IQ调制器后形成1路模拟信号输出到高隔离度功分器，信号通过高隔离度功分器输入到IQ解调器解调成I、Q两路信号，通过ADC采集后输入到FPGA，完成自发自收，2）FPGA通过发送的信号与接收到的信号进行相位误差计算，得到本通道的相位误差，FPGA依次计算出所有通道的相位误差，3）选择第一个通道的相位误差作为参考值，其余通道的相位误差与第一个通道的相位误差进行比较，得到各个通道与第一个通道的相位误差相对值，将所有相对值作为误差参数保存，4）在进行实际仿真测试过程中，各个通道的输入信号的相位误差通过相对值作为实际测量的补偿值；所述信号处理板完成输入信号的处理、输入信号的仿真和信号的输出；所述主控板运行人机界面接口软件；所述信号处理板、频率综合源板与主控板通过背板实现控制信号的传输；所述大规模多输入输出无线信道仿真仪还包括：射频输入单元、信道时延配置单元、信道时延模拟单元、射频输出单元；其中信道时延模拟单元为核心单元，包含输入信号多径配置模块、大动态时延控制模块、高精度时延控制模块、输出信号选择模块，其中大动态时延控制模块由片外高速内存和FPGA共同组成，实现秒级和毫秒级时延控制，高精度时延控制模块在FPGA上实现，实现纳秒级和皮秒级时延；信道时延配置单元根据通信信道时延要求，将每个通道的时延值分解为四部分，秒级时延、毫秒级时延、纳秒级时延和皮秒级时延，将秒级时延和毫秒级时延下发到大动态时延控制模块、纳秒级时延和皮秒级时延下发到高精度时延控制模块；所述信道时延模拟单元中，大动态时延控制模块的内部处理子模块包括：抽取模块，缓存模块，插值模块；抽取和内插的倍数由时延要求和硬件内存大小共同决定，同时应满足奈奎斯特采样定律，通过抽取、缓存、内插，可以降低需要存贮的信号采样点数，从而进行大动态时延仿真；高精度时延控制模块的内部处理子模块包括：采样周期整数倍时延缓存模块，采样周期分数倍时延模块，其中分数倍延时模块采用FARROW结构的三阶拉格朗日滤波器，可以完成皮秒级时延，且各模块为多路并行模式。