[发明专利]一种断电存储型SIMON加密电路有效
申请号: | 201810181642.4 | 申请日: | 2018-03-06 |
公开(公告)号: | CN108521327B | 公开(公告)日: | 2021-02-12 |
发明(设计)人: | 张会红;陈鑫辉;张跃军 | 申请(专利权)人: | 宁波大学 |
主分类号: | H04L9/06 | 分类号: | H04L9/06;G06F12/16 |
代理公司: | 宁波奥圣专利代理有限公司 33226 | 代理人: | 方小惠 |
地址: | 315211 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种断电存储型SIMON加密电路,包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路,每位基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块,列混合模块包括第一二输入与门,第一二输入与门包括第一忆阻器和第二忆阻器,第一波形调整模块包括第一反相器和第二反相器,轮密钥加密模块包括结构相同的三个二输入异或门,每个二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和第三二输入与门,二输入或门包括第三忆阻器和第四忆阻器,第二波形调整模块包括第五反相器和第六反相器;优点是断电时可以自动存储数据,不会造成数据丢失。 | ||
搜索关键词: | 一种 断电 存储 simon 加密 电路 | ||
【主权项】:
1.一种断电存储型SIMON加密电路,包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路,n为大于等于1的整数,第一个所述的n位移位寄存器的输出端和第一个所述的n位串转并电路的输入端连接,第二个所述的n位移位寄存器的输出端和第二个所述的n位串转并电路的输入端连接,其特征在于每位所述的基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块;所述的列混合模块包括第一二输入与门,所述的第一二输入与门包括第一忆阻器和第二忆阻器,所述的第一忆阻器的输入端为所述的第一二输入与门的第一输入端,所述的第二忆阻器的输入端为所述的第一二输入与门的第二输入端,所述的第一忆阻器的输出端和所述的第二忆阻器的输出端连接且其连接端为所述的第一二输入与门的输出端,所述的第一二输入与门的第一输入端为所述的列混合模块的第一输入端,所述的第一二输入与门的第二输入端为所述的列混合模块的第二输入端,所述的第一二输入与门的输出端为所述的列混合模块的输出端,所述的第一波形调整模块包括第一反相器和第二反相器,所述的第一反相器的输入端为所述的第一波形调整模块的输入端,所述的第一反相器的输出端和所述的第二反相器的输入端连接,所述的第二反相器的输出端为所述的第一波形调整模块的输出端,所述的轮密钥加密模块包括结构相同的三个二输入异或门,每个所述的二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门;所述的二输入或门包括第三忆阻器和第四忆阻器,所述的第三忆阻器的输出端为所述的二输入或门的第一输入端,所述的第四忆阻器的输出端为所述的二输入或门的第二输入端,所述的第三忆阻器的输入端和所述的第四忆阻器的输入端连接且其连接端为所述的二输入或门的输出端,所述的第二二输入与门和所述的第三二输入与门的结构与所述的第一二输入与门的结构相同,所述的第三反相器的输入端为所述的二输入异或门的第一输入端,所述的第四反相器的输入端为所述的二输入异或门的第二输入端,所述的第三反相器的输出端和所述的第二二输入与门的第一输入端连接,所述的第四反相器的输出端和所述的第三二输入与门的第二输入端连接,所述的第二二输入与门的输出端和所述的二输入或门的第一输入端连接,所述的第三二输入与门的输出端和所述的二输入或门的第二输入端连接,所述的二输入或门的输出端为所述的二输入异或门的输出端,第一个所述的二输入异或门的第二输入端为所述的轮密钥加密模块的输入端,第一个所述的二输入异或门的输出端和第二个所述的二输入异或门的第二输入端连接,第二个所述的二输入异或门的输出端和第三个所述的二输入异或门的第二输入端连接,第三个所述的二输入异或门的输出端为所述的轮密钥加密模块的输出端;所述的第二波形调整模块包括第五反相器和第六反相器,所述的第五反相器的输入端为所述的第二波形调整模块的输入端,所述的第五反相器的输出端和所述的第六反相器的输入端连接,所述的第六反相器的输出端为所述的第二波形调整模块的输出端,所述的列混合模块的输出端和所述的第一波形调整模块的输入端连接,所述的第一波形调整模块的输出端和所述的轮密钥加密模块的输入端连接,所述的轮密钥加密模块的输出端和所述的第二波形调整模块的输入端连接,所述的列混合模块的第一输入端为所述的基于忆阻器的密文产生电路的第一输入端,所述的列混合模块的第二输入端为所述的基于忆阻器的密文产生电路的第二输入端,所述的第二波形调整模块的输出端为所述的基于忆阻器的密文产生电路的输出端,第一个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第一输入端连接,第二个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第二输入端连接,j=1,2,…,n;第1个所述的n位移位寄存器的输入端用于接入n位的明文,第2个所述的n位移位寄存器的输入端用于接入n位的明文,第k位所述的基于忆阻器的密文产生电路的输出端用于输出第k位密文,k=1,2,…,n。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宁波大学,未经宁波大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810181642.4/,转载请声明来源钻瓜专利网。